Jean-Marc Chery, VP exécutif et directeur de la technologie de STMicroelectronics : « La maîtrise de la consommation des circuits va induire des ruptures technologiques »

Le 22/04/2011 à 11:47 par La Rédaction

Du fait de l’utilisation croissante des fonctions multimédia, la consommation des appareils sans fil devient critique et de nouvelles technologies devraient permettre, à moyen terme, d’augmenter leur autonomie. Quels sont les facteurs les plus critiques à prendre en compte pour le concepteur d’un système sur puce ?

Jean-Marc Chery : Pour les fabricants de produits nomades, la stratégie de conception et le choix de technologie ne doivent pas être les mêmes que pour les fabricants de PC de bureau et de téléviseurs, produits alimentés en continu. Le concepteur doit s’assurer de sélectionner la solution technologique la mieux adaptée au produit et à l’utilisation visée. Le premier facteur important est la consommation du système. Mais cette caractéristique ne fait pas bon ménage avec la vitesse d’exécution des opérations, c’est-à-dire avec la fréquence et le nombre d’opérations effectuées à cette fréquence. On retrouve cette fameuse course aux gigahertz dans les PC qui atteignent aujourd’hui une fréquence de 2,4 GHz et, désormais dans les smartphones qui iront bientôt jusqu’à une fréquence de 1,2 GHz. A fréquence égale, pour réduire la consommation, on augmente les coûts de R&D et de production. Dans le cas d’un téléviseur ou d’un PC de bureau qui sont des produits connectés au réseau électrique, une consommation élevée des circuits électroniques n’est pas gênante, mais doit être prise en compte vis-à-vis du respect des régulations et contraintes de limitation de consommation des équipements en fonctionnement ou en repos. Par contre, dans le cas d’un PC portable, d’une tablette ou d’un smartphone, une optimisation de la durée d’utilisation de la batterie est essentielle et la consommation de la puce est un facteur très critique. Pour un smartphone, les fonctions de voix, transfert de données et multimédia entraînent une consommation dynamique du composant, et même au repos elle n’est pas nulle.

Quels sont les autres paramètres importants ?

Jean-Marc Chery : Trois autres paramètres sont à prendre en compte : la surface de la puce, car plus le composant est petit, moins il coûte cher, le coût de mise en œuvre, afin d’éviter que les avantages en performance apportés par la technologie ne soient anéantis par le coût de fabrication, et enfin, la simplicité et la pérennité de la conception afin que les fonctions précédemment développées soient encore réutilisables.

Quelles sont les solutions technologiques à venir qui permettraient un meilleur compromis ?

Jean-Marc Chery : La difficulté à surmonter consiste à maintenir le contrôle de la grille des transistors, notamment à partir de la technologie 15 nm. Nous prévoyons deux solutions possibles : le procédé FDSOI (Fully Depleted SOI ) et le procédé Finfet avec des transistors en 3D. Le FDSOI présente l’avantage de pouvoir continuer à utiliser les technologies de conception actuelles tout en optimisant le composant. Avec le procédé Finfet, le fait de passer du transistor planar à la 3D permet de gagner en miniaturisation, d’obtenir de meilleures performances et de ne plus perdre le contrôle de la grille. L’utilisateur d’un smartphone n’est pas toujours dans le mode de fonctionnement multimédia qui consomme le plus d’énergie. En mode voix et données, la consommation est moindre. Il est donc intéressant d’adapter dynamiquement le mode fonctionnement à l’opération que l’utilisateur fera de son appareil à un instant donné, et de choisir un autre mode s’il passe à une opération plus gourmande en énergie. Cette souplesse existe avec le FDSOI et le Finfet peut également offrir cette possibilité mais avec l’inconvénient d’accroître la complexité et coût de fabrication. Il y a peut-être une autre voie que celle de l’intégration à outrance qui s’avère coûteuse. C’est celle de l’intégration hétérogène en 3D avec plusieurs puces interconnectées par des vias. Ainsi, chaque sous ensemble peut être optimisé séparément avec un choix de technologie différente, l’assemblage de ces sous-ensembles donnant une fonction globale optimale. Une autre rupture technologique qui fait l’objet d’importants débats concerne la photolithographie. En dessous de 45 nm de pas de cellule ou 14 nm de taille de transistor, le recours à la photolithographie optique accroîtrait les coûts de manière conséquente, car il faudrait par exemple au moins trois opérations photolithographiques par niveau. La solution serait de passer à la lithographie Extrême-UV, procédé dont on n’a pas encore totalement démontré la répétabilité.

Croyez-vous à l’arrivée rapide de circuits sur tranches de 450 mm de diamètre ?

Jean-Marc Chery : L’industrie va produire les premiers prototypes de circuits en technologie 20 nm d’ici fin 2012 et en technologie 14 nm d’ici fin 2014. Ces circuits passeront en phase de production respectivement en 2014 et en 2017. Cumuler en même temps les ruptures technologiques de ces procédés et le passage au 450 nm ne serait pas très réaliste. Des investissements importants sont en cours et sont programmés par les acteurs majeurs du semi-conducteur dans leurs usines 300 mm et ils n’auront pas vraiment envie de précipiter leur obsolescence au profit du 450 mm. Aussi, les équipements permettant de fabriquer des circuits sur tranches de 450 mm ne devraient pas arriver avant 2017 ou 2018. Annoncer cette technologie pour 2015 n’est peut-être pas très réaliste. Les fabricants de produits en gros volume dans le domaine des mémoires ou des microprocesseurs par exemple poussent les fabricants d’équipements vers cette option 450 mm, car ils sont dans la logique de la loi de Moore et ne s’adressent qu’au monde des produits standard. Par contre, les fabricants qui ont une culture Asic et qui ont des volumes de production moins importants pour chaque produit passeront plus difficilement au 450 mm pour des raisons économiques.

Propos recueillis par Jacques Marouani

Copy link
Powered by Social Snap