Electroniques.biz
Divers > ElectroniqueS n°29

Infrastructure De Conception De Circuits Intégrés 3d

Rédigé par  dimanche, 01 juillet 2012 00:00
Infrastructure De Conception De Circuits Intégrés 3d

L'éditeur Cadence et le fondeur TSMC travaillent ensemble pour développer une infrastructure de conception adaptée au procédé CoWoS (Chip-on-Wafer-on-Substrate) du fondeur qui associe plusieurs puces.

• co-développement, analyse et vérification des puces et des substrats de silicium hétérogènes

• travail commun des équipes pour créer et intégrer les caractéristiques permettant la prise en charge de ce nouveau type de conception

• sortie de la puce test du premier coWos

Réf. Edit. Rens. suite de conception pour le procédé Cowos de TsmC Cadence www.cadence.com

29 mai 2020
28 mai 2020
27 mai 2020
26 mai 2020
25 mai 2020
24 mai 2020
20 mai 2020

Composants
Antennes Cornets en Impression 3D Elliptika Propose une gamme d'antennes cornets en impression 3D de la bande S à la bande Ka permettant [...]
Pour communiquer sur vos produits,
n.heurlin@electroniques.biz - 02.98.27.79.99
Pour toute question, merci de nous contacter
Pas d'événement