Electroniques.biz
Divers > ElectroniqueS n°29

Infrastructure De Conception De Circuits Intégrés 3d

Rédigé par  dimanche, 01 juillet 2012 00:00
Infrastructure De Conception De Circuits Intégrés 3d

L'éditeur Cadence et le fondeur TSMC travaillent ensemble pour développer une infrastructure de conception adaptée au procédé CoWoS (Chip-on-Wafer-on-Substrate) du fondeur qui associe plusieurs puces.

• co-développement, analyse et vérification des puces et des substrats de silicium hétérogènes

• travail commun des équipes pour créer et intégrer les caractéristiques permettant la prise en charge de ce nouveau type de conception

• sortie de la puce test du premier coWos

Réf. Edit. Rens. suite de conception pour le procédé Cowos de TsmC Cadence www.cadence.com

15 novembre 2019
14 novembre 2019
13 novembre 2019
12 novembre 2019
10 novembre 2019

Composants
Antennes Cornets en Impression 3D Elliptika Propose une gamme d'antennes cornets en impression 3D de la bande S à la bande Ka permettant [...]
Pour communiquer sur vos produits,
al.rouaud@electroniques.biz - 01.53.90.17.15

Sondage express

Technologies émergentes
Parmi ces applications émergentes pour l'électronique, quelle est celle que vous estimez être la plus prometteuse pour l'électronique française ?
Pour toute question, merci de nous contacter
18/11/2019 -
Medica 2019
19/11/2019 - 19/11/2019
Les Assises de l'Embarqué
19/11/2019 - 22/11/2019
Milipol
26/11/2019 - 28/11/2019
Trustech
05/12/2019 - 08/12/2019
Healthcare Expo Taiwan
11/12/2019 -
Congrès MediSpace 2019