Electroniques.biz
Divers > ElectroniqueS n°29

Infrastructure De Conception De Circuits Intégrés 3d

Rédigé par  dimanche, 01 juillet 2012 00:00
Infrastructure De Conception De Circuits Intégrés 3d

L'éditeur Cadence et le fondeur TSMC travaillent ensemble pour développer une infrastructure de conception adaptée au procédé CoWoS (Chip-on-Wafer-on-Substrate) du fondeur qui associe plusieurs puces.

• co-développement, analyse et vérification des puces et des substrats de silicium hétérogènes

• travail commun des équipes pour créer et intégrer les caractéristiques permettant la prise en charge de ce nouveau type de conception

• sortie de la puce test du premier coWos

Réf. Edit. Rens. suite de conception pour le procédé Cowos de TsmC Cadence www.cadence.com

21 mars 2019
20 mars 2019
19 mars 2019
18 mars 2019

Composants
Nouvelle génération de drivers LED - Série ELG Mean Well, notre partenaire, introduit sur le marché une nouvelle génération de drivers LED, la [...]
Pour communiquer sur vos produits,
alrouaud@newscoregie.fr - 01 75 60 28 61

Sondage express

Technologies émergentes
Parmi ces applications émergentes pour l'électronique, quelle est celle que vous estimez être la plus prometteuse pour l'électronique française ?
Pour toute question, merci de nous contacter
01/04/2019 - 05/04/2019
Foire de Hanovre
03/04/2019 - 04/04/2019
Enova Nantes
04/04/2019 - 07/04/2019
Médical Expo 2019
10/04/2019 - 11/04/2019
Sido
21/05/2019 - 23/05/2019
Paris Healthcare Week
17/06/2019 - 23/06/2019
Salon international de l'aéronautique et de l'espace