Electroniques.biz
Divers > ElectroniqueS n°29

Infrastructure De Conception De Circuits Intégrés 3d

Rédigé par  dimanche, 01 juillet 2012 00:00
Infrastructure De Conception De Circuits Intégrés 3d

L'éditeur Cadence et le fondeur TSMC travaillent ensemble pour développer une infrastructure de conception adaptée au procédé CoWoS (Chip-on-Wafer-on-Substrate) du fondeur qui associe plusieurs puces.

• co-développement, analyse et vérification des puces et des substrats de silicium hétérogènes

• travail commun des équipes pour créer et intégrer les caractéristiques permettant la prise en charge de ce nouveau type de conception

• sortie de la puce test du premier coWos

Réf. Edit. Rens. suite de conception pour le procédé Cowos de TsmC Cadence www.cadence.com

17 mai 2019
16 mai 2019
15 mai 2019
14 mai 2019
13 mai 2019

Embarqué
Adm21: système  GPU + COM Express de type 7 ConnectTech Connect Tech annonce la sortie de son nouveau système embarqué GPU Type 7 + COM Express. Ce système [...]
Pour communiquer sur vos produits,
alrouaud@newscoregie.fr - 01 75 60 28 61

Sondage express

Technologies émergentes
Parmi ces applications émergentes pour l'électronique, quelle est celle que vous estimez être la plus prometteuse pour l'électronique française ?
Pour toute question, merci de nous contacter
21/05/2019 - 23/05/2019
Paris Healthcare Week
28/05/2019 - 01/06/2019
Computex 2019
17/06/2019 - 23/06/2019
Salon international de l'aéronautique et de l'espace