L’américian Cadence, numéro 2 mondial de la CAO, introduit son nouveau flot de conception pour les SoC numériques en 28 nm. Basé sur sa plate forme Encounter, le nouveau flot de Cadence, à destination des concepteurs de SoC fabriqués dans un process 28 nm, assure la concpetion de circuits à plusieurs milliers de portes avec des fréquences de fonctionnement proche du GigHertz. Il va du RTL jusqu’aux fichiers GDSII, et même jusqu’aux opérations de packaging, en passant par la compilation, le placement routage, les tests, l’extraction de parasites…

Ce flot utilise les règles électriques (DRC), et les règles de fabrication (DFM) des process en 28 nm. Selon Cadence, des optimisations spécifiques pour les vias et la densité de broches améliorent pas deux les temps de routage pour ces circuits. La capture de la topologie des arbres d’horloge permet en outre une mise en place optimale des structures de “clock gating”, utilisées pour limiter la consommation des puces.

Dans ce flot, des efforts particuliers ont été réalisés pour remonter le niveau d’abstraction des conceptions : techiques de représentation de blocs logiques entiers, support d’une approche hiérarchique pour les circuits basse consommation, et utilisation de la base de données Open Access pour le stockage des vues mixtes analogique/numériques à différents niveaux d’abstraction.

Enfin, signalons que ce flot intègre des techniques spécifiques nécessaires à la conception de circuits en 3D utilisant la technologie des TSV (Trough Silicon Via).