La jeune société américaine Silicon Frontline Technology annonce avec sa solution H3D, un extracteur hiérarchique 3D pour la vérification post layout. Selon Silicon Frontline Technology, le logiciel H3D qu’elle annonce aujourd’hui est le premier outil du marché à réaliser l’extraction de parasites (résistance, capacités…) à partir d’une analyse hiérarchique de la netlist (et non d’une analyse à plat). Ce qui, toujours selon Silicon Frontline, apporte des gains de 20 à 120 sur les temps de vérification pot layout des circuits logiques, véritables goulets d’étranglement dans un cycle de design.

Basé sur un algorithme de recherche hiérarchique aléatoire, le logiciel H3D de la société offre la possibilité de fixer la précision requise au niveau des interconnexions ou bien au niveau de blocs.

Cet outil d’extraction des parasites est plutôt dédié, selon la société, à la vérification des circuits à structures répétitives, comme les mémoires, les FPGA ou les imageurs.