Imprimer cette page

Pickering Interfaces étend ses simulateurs PXI

Rédigé par  mercredi, 23 septembre 2020 20:18
Pickering Interfaces étend ses simulateurs PXI

Le nouveau membre de la gamme peut fonctionner en tant que simulateur LVDT, RVDT ou de résolveur, et il n’occupe qu’un seul emplacement PXI 3U.

Le britannique Pickering Interfaces, fabricant de commutation de signaux et d’instrumentation modulaire pour le test électronique et la simulation, vient d’étendre son offre de modules de simulation au format PXI, avec le module 41-670.

Ce dernier peut fonctionner en tant que simulateur LVDT, RVDT ou résolveur, et il n’occupe qu’un seul emplacement PXI 3U. Sa conception permet de réduire le nombre de ressources nécessaires dans un châssis PXI, en particulier des protocoles/interfaces de contrôle supplémentaires, et donc de simplifier le fonctionnement du système de test.

« En plus d’être bien plus polyvalent que les produits concurrents, qui sont généralement limités à une seule fonction, le nouveau modèle intègre des fonctionnalités innovantes – issues de demandes de nos clients – qui le rendent facile à utiliser, telles que des drivers intuitifs et une face avant graphique pour un contrôle manuel simple », Paul Bovingdon, Technical Engineering Manager and Simulation Product Manager chez Pickering Interfaces.

Le 41-670 peut gérer jusqu’à 4 canaux de simulation LVDT/RVDT/résolveur 5/6 fils ou 8 canaux LVDT/RVDT 4 fils. Chaque groupe « VDT » dispose d’une entrée d’excitation indépendante, mais il utilise aussi un signal d’excitation généré en interne. Un signal d’excitation peut être partagé à chaque canal pour le test synchrone. Il existe cinq versions différentes, selon la plage de tension d’excitation – de 0,25-1,8 V RMS à 5,2-38 V RMS –, toutes fonctionnant dans une plage de fréquence de 300 Hz à 20 kHz.

Du côté de la sortie, la plage de tension s’étend de 0,45 V RMS-1,8 V à 7 V RMS-31 V, avec une résolution de 16 bits, un délai entre entrée et sortie inférieur à 20 µs et un décalage de délai programmable entre 555 ns et 3,5 ms. La relation de phase entre les signaux d’entrée et de sortie est automatiquement ajustée pour retarder un cycle, de sorte que le délai peut être annulé.

Sur le même sujet