Electroniques.biz

Marvell associe deux Serdes PHY Ethernet 400 Gbit/s sur une puce

Rédigé par  mercredi, 05 février 2020 09:50
Marvell associe deux Serdes PHY Ethernet 400 Gbit/s sur une puce

Ce circuit FinFET à deux ports PHY Ethernet 400 Gbit/s vise les centres de données, les réseaux d'entreprise et les infrastructures 5G.

Marvell embarque sur une puce deux blocs d'émission-réception PHY Ethernet 400 Gbit/s avec cryptage IEEE802.1AE 256 bits et synchronisation PTP classe C. Ce circuit référencé 88X7121P trouvera notamment sa place dans les centres de données et les infrastructures 5G. Actuellement en cours d'échantillonnage, il est basé sur la technologie de mise en série-parallèle (Serdes) 56G PAM4 du fabricant, et peut être paramétré pour gérer deux ports à 400Gbit/s, quatre ports à 200Gbit/s, huit ports à 100Gbit/s ou 16 ports à 50Gbit/s. 

26 février 2020
25 février 2020
24 février 2020
23 février 2020
22 février 2020
21 février 2020
20 février 2020

Embarqué
KONTRON INTRODUIT UNE NOUVELLE FAMILLE DE MACRO-COMPOSANTS La société Kontron GmbH représentée en France par Steliau Technology introduit une nouvelle famille [...]
Pour communiquer sur vos produits,
al.rouaud@electroniques.biz - 01.53.90.17.15
Pour toute question, merci de nous contacter
12/03/2020 - 14/03/2020
ExpoDental
17/03/2020 - 18/03/2020
Naidex 2020
18/03/2020 - 19/03/2020
IoT World + MtoM Embedded
18/03/2020 - 18/03/2020
Table ronde sur les apports de la 5G à l’IoT
31/03/2020 - 02/04/2020
Passenger Terminal Expo
31/03/2020 - 03/04/2020
Global Industrie
26/05/2020 - 28/05/2020
SantExpo