IBM grave des puces en 2nm

Le 10/05/2021 à 16:21 par Frédéric Rémond

L’Américain est le premier à faire la démonstration de circuits intégrés gravés en 2nm, grâce à une technologie à nanofeuilles plus performante – et miniaturisable – que les transistors FinFET actuels.

IBM reste une force qui compte dans le développement de circuits intégrés de pointe. L’Américain vient ainsi de présenter les premiers composants gravés en technologie 2nm, là où l’état de l’art se situe à 5nm en production et à 3nm et 4nm en R&D (principalement chez le fondeur taïwanais TSMC). Par rapport aux composants 7nm actuels, cette technologie promet un gain de 45% en performance à consommation égale ou de 75% en consommation à performance égale selon IBM. 

Ces développements ont été effectués dans le laboratoire Nanotech d’Albany, dans l’état de New York, où IBM travaille avec des partenaires publics et privés. La technologie 2nm présentée repose sur une structure de transistor en nanofeuilles à grille circulaire, contrairement aux monolithiques FinFET utilisés généralement en-deça de 10nm. IBM avait posé les bases de cette structure (qu’il étudie depuis une quinzaine d’années) en 5nm, mais elle prend tout son sens ici car les transistors FinFET peinent à descendre à ce niveau de miniaturisation. 

Copy link
Powered by Social Snap