Extension de l’architecture Risc dans laquelle plusieurs instructions de type différents sont décodées simultanément et lancées en parallèle.
Extension de l’architecture Risc dans laquelle plusieurs instructions de type différents sont décodées simultanément et lancées en parallèle.