Cadence a ajouté à ses outils de conception de circuits intégrés une solution de vérification de mémoire Dram adaptée tant aux smartphones qu’à l’automobile et aux centres de données. Cette solution s’adresse en particulier aux contrôleurs de mémoires, aux circuits de gestion de couche physique (PHY) et aux circuits ayant à gérer les protocoles LPDDR5x, DDR5, HBM3 ou GDDR6. « La vérification de mémoire Dram nécessite des méthodes uniques pour s’assurer que les débits de données, la synchronisation et la consommation répondent aux spécifications Jedec et aux besoins du circuit » estime Paul Cunningham, vice-président et responsable R&D pour les solutions de vérification chez Cadence. Selon l’Américain, la vitesse de vérification serait multipliée jusqu’à un facteur dix avec cette nouvelle solution dédiée.