On en sait un peu plus sur le développement des prochaines générations de la technologie panel-level packaging (PLP) chez STMicroelectronics. Le fabricant franco-italien vient d’annoncer le lancement d’une nouvelle ligne pilote PLP sur son site de Tours, qui devrait être opérationnelle dès le 3e trimestre 2026. Le PLP est une technologie avancée et automatisée d’encapsulation et de test de semi-conducteurs permettant d’augmenter l’efficacité de la production tout en réduisant les coûts afférents.
Le développement de cette nouvelle ligne a nécessité un investissement en capital de 60M$, déjà alloué dans le cadre de la stratégie de remodelage industriel que le fabricant est en train de mettre en œuvre. ST note que « des synergies supplémentaires sont attendues avec l’écosystème local de R&D » et notamment avec le CERTeM.
« Le développement de cette technologie PLP sur notre site de Tours vise à soutenir cette approche innovante de la technologie d’encapsulation et de test des puces, en améliorant l’efficacité et la flexibilité afin qu’elle puisse être déployée sur un large portefeuille d’applications, incluant les produits RF, analogiques et de puissance et les microcontrôleurs. Une équipe pluridisciplinaire d’experts en automatisation industrielle, ingénierie des procédés, data science et analyse de données, ainsi qu’en R&D technologique et produit, collaborera sur ce programme, qui constitue une composante clé d’une initiative stratégique plus large centrée sur l’intégration hétérogène – une nouvelle approche évolutive et efficace de l’intégration de puces », a déclaré Fabio Gualandris, président qualité, fabrication et technologie de STMicroelectronics.
