Pour son bloc d’IP USB SuperSpeed 3.0, Synopsys met à disposition des développeurs un des premiers modèles au niveau système de cette interface, conforme aux spécifications TLM 2.0 de l’OSCI. Face aux besoins de développer du logiciel embarqué le plus tôt possible dans le cycle de conception d’un SoC, Synopsys propose pour ses blocs d’IP USB SuperSpeed3.0 des modèles de haut niveau qui supportent les spécification de l’API TLM 2.0 (Transaction Level Models) décrite par l’Open SystemC Initative (OSCI). Écrits en SystemC, ces modèles sont notamment utilisables au sein de plateformes virtuelles qui autorisent l’écriture et le débogage de piles logicielles bien avant que le code RTL, et à fortiori les premiers prototypes matériels, soient disponibles.Ces modèles TLM, qui sont des représentations au niveau transactions de l’IP de l’interface USB 3.0 elle même et de l’IP du contrôleur Host xHCI (qui font partie de la bibliothèque DesignWare de Synopsys), fonctionnent sous n’importe quel simulateur SystemC conforme à la norme IEEE1666.