L’organisme de normalisation Accelera vient de publier un document décrivant l’ensemble des bonnes pratiques de développement de blocs d’IP de vérification (VIP, Verification Intellectual Property). L’objectif: améliorer l’interopérabilité entre les différentes méthodes de test utilisées sur le terrain et une meilleure réutilisation des blocs d’IP de vérification. Le guide détaille ainsi comment utiliser des composants VIP développés en System Verilog et basés sur les méthodologies OVM (Open Verification Methodology) ou VMM (verification Methdology Manual). On y trouve notamment des librairies de références, utilisables dans les deux méthodologies, et des règles de développement d’environnements de vérification, interopérables, au niveau système.