IBM grave les premières puces en 2 nm en abandonnant les FinFET

Le 05/07/2021 à 15:00  

L'AMÉRICAIN EST LE PREMIER À FAIRE LA DEMONSTRATION DE CIRCUITS INTÉGRÉS GRAVES EN PROCESS 2 nm, GRÂCE À UNE TECHNOLOGIE À NANOFEUILLES PLUS PERFORMANTE, ET MINIATURISABLE, QUE LES TRANSISTORS FINFET ACTUELS.

À mesure que les géométries se réduisent et donc que les électrons se font rares, les grilles tendent à enserrer le plus possible le chemin de conduction source-drain afin de mieux contrôler le transistor.

Contrairement à l'aileron des transistors FinFET, la largeur de ces trois nanofeuilles bles peut être optimisée pour modifier le compromis entre rapidité et consommation.

IBM ne produit plus guère de composants, mais reste une force qui compte dans le développement technologique pour circuits intégrés de pointe. L'Américain vient ainsi de présenter les premiers composants gravés en technologie 2 nm, là où l'état de l'art se situe à 5 nm en production et à 3 et 4 nm en R&D (prin-cipalement chez le fondeur taïwanais TSMC). Par rapport aux composants 7 nm actuels, cette technologie promet un gain de 45 % en performance à consommation égale ou de 75 % en consommation à performance égale selon IBM.

Ces développements ont été effectués dans le laboratoire Nanotech d'Albany, dans l'État de New York, où IBM travaille avec des partenaires publics et privés. La technologie 2 nm présentée ici repose sur une structure de transistor en nano-feuilles (nanosheets) à grille circulaire (Gate-all-around ou Gaa), contrairement aux transistors monoblocs FinFET Implémentation utilisés généralement en deçà de 10 nm. IBM avait déjà posé les bases de cette structure (qu'il étudie depuis une quin-zaine d'années) en 5 nm il y a trois ans avec ses partenaires Globalfoundries et Samsung, mais elle prend tout son sens ici car les transistors FinFET peinent à descendre à ce niveau de miniaturisation.

La lecture de cet article est réservée aux abonnés.
Connectez-vous ou abonnez-vous pour y accéder.