Lors de la conférence ISSCC qui se déroule actuellement à San Francisco, l’imec a présenté un convertisseur analogique-numérique 7 bits à 175Géch/s, optimisé pour la transmission filaire de données à haut débit. Implémenté dans un process FinFET 5nm, ce convertisseur se distingue à la fois par sa compacité (250×250µm) et sa sobriété (2,2pJ par échantillon). Il s’appuie pour cela sur l’architecture de conversion A/N à découpage temporel massif (2048 canaux ici) initiée par le centre de R&D flamand en 2024, et désormais perfectionnée par des techniques brevetées de linéarisation et de mise en tampon d’entrées commutées. Sont notamment visés les blocs d’émission-réception optique des centres de données. L’imec s’attache désormais à porter cette conception dans un process 3nm et envisage, à long terme, les technologies 1,4nm.