Les satellites de communication modernes nécessitent des capacités de calcul informatiques jamais atteintes, exigeant davantage de puissance, une meilleure efficacité énergétique et des niveaux de bruit plus faibles, le tout dans un encombrement toujours plus réduit. En raison des problèmes de taille, d’efficacité et d’interférences électromagnétiques que posent les convertisseurs à commutation matérielle, les développeurs système et concepteurs d’alimentations doivent se tourner vers des topologies d’alimentation plus avancées.
La taille des ASIC, FPGA, CPU et GPU modernes, ainsi que les solutions de refroidissement nécessaires à leur bon fonctionnement, réduisent l’espace disponible sur les cartes électroniques autour de ces composants encombrants. Ces puces nécessitent des tensions de plus en plus basses, avec des courants de plus en plus élevés, et donc un réseau de distribution d’alimentation (PDN) optimisé. Face à ces défis complexes, la flexibilité et l’évolutivité de la conception de l’alimentation sont primordiales.
Parmi les défis majeurs auxquels sont confrontés les développeurs de systèmes d’alimentation pour satellites, on peut citer :
- Des besoins en courant de charge toujours plus élevés, allant de quelques dizaines à plusieurs centaines d’ampères
- Des charges nécessitant une réponse transitoire plus rapide, avec des marges de tolérance plus strictes
- La nécessité de disposer d’un PDN avec des pertes et une impédance minimales
- La nécessité de limiter les interférences électromagnétiques générées par l’alimentation
Le présent article présente des astuces et techniques ayant fait leurs preuves pour optimiser l’espace disponible, à l’aide d’un PDN utilisant notre architecture brevetée FPA à alimentation factorisée (Factorized Power Architecture). Par rapport à une topologie polyphasée à commutation matérielle.