A l’occasion de la conférence ISSCC de San Francisco, Renesas Electronics a présenté une mémoire à contenu adressable (TCam) bâtie sur un process FinFET 3nm. Plutôt que de ne compter que sur des hard macros, ce qui pose des problèmes de synchronisation et de consommation lorsqu’on les multiplie dans des configurations larges, le Japonais assemble des hard macros à granularité fine (8 à 64 bits sur 32 à 128 entrées) au moyen de soft macros afin d’obtenir une seule macro configurable, avec une densité de 5,27Mbit/mm².
Chaque hard macro associe une pipeline à deux niveaux et un bloc de détection d’inadéquation, ce qui permet, par exemple dans une configuration de 256 bits et 512 entrées, de ne consommer que 0,167fJ/bit et d’atteindre une fréquence de recherche de 1,7GHz. Renesas a également amélioré la séparation physique des cellules de mémoire et ajouté une Sram dédiée au calcul de parité ECC, dans le but d’améliorer la sûreté fonctionnelle de cette mémoire TCam selon les standards ISO 26262 du monde automobile.
