AMD a profité de la conférence ISSCC de San Francisco pour détailler pour la première fois les entrailles de ses récents MI350X et MI355X. L’Américain a dévoilé plusieurs des recettes qui lui ont permis de quasiment doubler les performances dans le même encombrement que le précédent MI300X.
Premier élément : les chiplets d’accélération profitent des avantages de densité et de sobriété du process N3P de TSMC, environ 30% plus dense que la technologie N5 et disposant de deux couches de métallisation supplémentaires. Au nombre de huit, ces puces dites XCD (accelerator complex dies) sont empilées sur deux circuits d’entrée-sortie, fabriqués eux dans le process N6 plus mature (et donc moins coûteux) du fondeur taïwanais, aux côtés de huit mémoires HBM3E d’une capacité totale de 288Go contre 192Go sur la génération précédente.
Qui plus est, les formats de données MXFP6 et MXFP4 sont désormais pris en charge nativement. L’Américain a aussi amélioré sa hiérarchie de mémoire/cache et éliminé un certain nombre de registres intermédiaires, notamment en faisant grimper de 64 à 160Ko la mémoire dite LDS (local data share), et fait passé à 5,5To/s la bande passante de sa matrice interne Infinity Fabric, elle aussi simplifiée pour l’occasion.
