Connu pour ses composants réseaux, Marvell tente de s’imposer parmi les (rares) fabricants capables de concevoir des puces complexes en géométries de pointe, typiquement pour les centres de données. Le Californien vient ainsi de dévoiler une interface puce-à-puce véhiculant 64Gbit/s par fil en mode bidirectionnel, au sein d’une IP synthétisable en process 2nm et 3nm. Cela représente une densité de bande passante de 30Tbit/s/mm, trois fois supérieure à ce qu’offre aujourd’hui l’interface standard UCIe d’après l’Américain. En outre, ce bloc de propriété intellectuelle prend en charge la gestion d’alimentation adaptative, qui ajuste automatiquement la consommation énergétique aux aléas du trafic de données. Cette annonce fait suite au lancement, en mars, d’une plateforme de conception 2nm complétée récemment par une technologie de mémoire Sram adaptée à cette même géométrie.