Cadence échantillonne un bloc Serdes 112G en 7 nm

Le 23/10/2018 à 11:04 par Frédéric Rémond

L’américain a développé un prototype fonctionnel embarquant un bloc de mise en série-parallèle supportant les flux PAM-4 à 112 Gbit/s.

Cadence a fabriqué ce qu’il considère être le premier circuit test embarquant un bloc de mise en série-parallèle (Serdes) 112Gbit/s en technologie FinFET 7nm de l’industrie. Ce Serdes PAM-4 destiné aux circuits spécifiques pour centres de données exploite la technologie acquise avec le rachat l’an passé de nusemi.

Son architecture de type DSP supporte différents débits de données, incluant des modulations PAM-4 à 56 et 112Gbit/s et NRZ à 10, 28 et 56Gbit/s. Le compromis performances/consommation est contrôlé au niveau logiciel.