
L’équipement peut être déployé dans une approche de co-émulation avec une description du matériel en HDL, en C/C++, en SystemC au niveau cycle ou bien avec un banc de test (testbench) au niveau transaction. Il peut aussi être mis en œuvre comme un émulateur classique avec un testbench synthétisable ou bien encore comme un émulateur de circuit piloté par le système cible, avec dans ce dernier cas, 600 entrées/sorties disponibles non multiplexées et programmables en tension .
Côté débogage, Zebu-Blade2 supporte, à travers trois types de sondes – statiques, dynamiques et flexibles -, la génération de formes d’ondes, l’écriture et la lecture dynamique des mémoires et l’analyse de n’importe quel registre.
Le logiciel associé à l’équipement compile des designs en RTL avec jusqu’à 16 horloges asynchrones primaires et un nombre illimité d’horloges secondaires grâce à un algorithme de génération d’un arbre d’horloge conçu pour éviter les violations de timing. Il génère des fichiers bitstream pour les FPGA de l’émulateur en quelques heures.