Cadence, un des principaux éditeurs mondiaux d’outils de CAO et fournisseur d’IP, annonce la première IP complète pour les mémoires DDR4. Cadence annonce la disponibilité d’une IP complète de mémoire DDR4 pour le design de SoC, comprenant la couche physique (PHY) synthétisable (ou déjà placée/routée dans un process 28 nm de TSMC), un bloc contrôleur, des modèles de mémoire et un IP de vérification. La société, qui a développée cette IP avec les équipes de la société Denali récemment acquise, fournit en outre avec ces blocs d’IP des méthodologies de mise en œuvre spécifiques ainsi que des design de référence pour l’analyse de l’intégrité de signal au niveau du boîtier et de la carte.

La spécification DDR4, évolution de la Sdram, offre des vitesses de transfert des données de 1,6 jusqu’à 3,2 Ghz, soit 50% de mieux que les DDR3. La finalisation des spécifications des mémoires DDR4 par le Jedec est attendue cette année.