La société Cadence, éditeur de logiciels de CAO et fournisseur d’IP, annonce un cœur de contrôleur mémoire Wide I/O. Le cœur de contrôleur mémoire Wide I/O, commercialisé par Cadence sous forme d’un bloc d’IP est, selon la société, le premier de ce genre sur le marché. Destiné aux applications pour appareils mobiles (smartphones, tablettes, etc.), l’interface Wide I/O est capable de performances quatre fois supérieures aux interfaces mémoires conventionnelles. Au-delà de la spécification, la solution proposée par Cadence intègre des optimisations spécifiques telles que le “reordering” du trafic ainsi que des caractéristiques originales de réduction de la consommation telles que le “trafic sensing” qui ajuste automatiquement celle-ci en fonction de l’intensité du trafic de données. L’IP a été conçue pour travailler à de multiples fréquences afin de faciliter, lors du design, le travail d’adaptation aux techniques de réduction de la consommation d’un SoC (comme le DVFS, Dynamic Voltage Frequency Scaling).
Elle est fournie avec des modèles mémoires, un IP de vérification et une méthodologie complète de conception de bloc dans un circuit 3D.
Rappelons que l’interface Wide I/O, standardisée par le Jedec, offre une largeur de 512 bits afin d’augmenter la bande passante entre les blocs mémoires et la logique d’un SoC. Cette interface opère à un débit crête maximal de 12,8 Gbit/s.
