Le fabricant américain de circuits intégrés Qualcomm a défini un nouveau format d’échanges de données, dédié aux tests mécaniques et thermiques des circuits 3D utilisant la technologie des TSV (Through Silicon Via). Et Synopsys l’a d’ores et déjà porté sur un de ses outils. L’un des verrous au développement à grande échelle des circuits 3D utilisant la technologie des vias traversants ou TSV (Through Silicon Via), est le test de ces puces. Impliqué au sein de ses unités de R&D dans le design de circuits 3D qui verront le jour l’année prochaine selon la société, Qualcomm propose un format d’échanges de données standard pour la problématique du test.

Baptisé SEF (Stress Exchange Format), ce format est destiné à partager des modèles de données de contraintes appliquées à ces circuits au niveau mécanique et thermique, sous la forme d’une matrice de vecteurs de contraintes en 3 dimensions.
Qualcomm, qui indique avoir d’ores et déjà conçu des circuits en utilisant ce format SEF, a collaboré avec Synopsys pour le portage de SEF au sein de l’outil Fammos XT de la société, qui analyse tout au long de la fabrication d’un circuit l’évolution des contraintes sur les interconnexions d’une puce.