Tektronix annonce une solution de débogage et de validation du protocole des mémoires DDR2 à l’aide de l’analyseur logique de milieu de gamme TLA6000. Les systèmes de mémoires DDR2, utilisés dans de très nombreux systèmes embarqués (avec un microprocesseur ou comme bloc dans un FPGA), mettent en œuvre un protocole complexe (command/data/address…) délicat à analyser. Pour simplifier ce travail, Tektronix propose en option sur son analyseur logique TLA6000, une solution de test et de validation complète de ces protocoles DDR2.

Cette solution comporte un interposeur, pour la connexion physique des sondes à la mémoire. Avec la possibilité de récupérer à partir d’une seule sonde les signaux numériques (pour l’analyseur logique) et les signaux analogiques (pour un oscilloscope).

Elle intègre aussi un logiciel de décodage des transactions DDR2, avec un système de déclenchement sur des événements spécifiques à ce protocole.

Elle propose en outre un outil de configuration automatique de l’analyseur logique, afin d’optimiser la précision des échantillons. Enfin, elle offre un outil d’analyse des violations du protocole, afin de savoir si ce dernier respecte les spécifications Jedec.