ISSCC 2011 : TI présente un DSP 28 nm fonctionnant sous 0,6 V

Le 28/02/2011 à 12:12  

L'américain a développé avec le MIT un cœur C64x+ cadencé jusqu'à 587 MHz sous 1 V. San Francisco - Texas Instruments a profité d'ISSCC pour présenter un processeur de signal numérique codéveloppé avec le MIT et qui se distingue par une tension d'alimentation démarrant à 0,6 V seulement (en fonctionnement avec la mémoire cache interne). Conçu en technologie Cmos 28 nm, il bénéficie de bibliothèques de composants (transistors et mémoires) optimisés pour fonctionner sous une très faible tension, ainsi que d'outils d'analyse assurant une précision de 8 % des délais de propagation.

A ce niveau de tension, ce sont en fait les mémoires caches qui s'avèrent être le goulet d'étranglement. En fonctionnant avec des mémoires externes, le cœur C64X+ peut ainsi être alimenté sous 0,34 V seulement, tournant alors à 3,6 MHz pour une consommation de 720 µW.