L’américain lance des blocs EFEC pour les applications 100 Gbit/s. Altera annonce la disponibilité des premiers blocs de propriété intellectuelle dédiés à la correction d’erreurs EFEC et optimisés pour ses FPGA haut de gamme Stratix IV et V.

Ces blocs EFEC7 et EFEC20 sont conçus pour les applications 100 Gbit/s comme les réseaux de transports optiques longue distance et métropolitains. Ils s’appuient sur le code SPC-BCH pour obtenir de meilleures performances avec le standard G.709.