Le japonais entend abaisser la consommation des mémoires embarquées sans nuire à leur fiabilité. Toshiba développe actuellement une technologie de mémoire Sram embarquée alimentée sous une tension pouvant varier entre 0,5 V à 1 V. Une telle mémoire permettrait de réduire la consommation des circuits électroniques : en passant de 1 V à 0,5 V, la consommation de la mémoire est réduite de 57 %.

Trois techniques différentes ont été mises au point pour s’assurer du bon fonctionnement de la mémoire lorsque la tension d’alimentation varie. Pour l’heure, Toshiba a développé un circuit Sram 0,5 V test de 2 Mbit en technologie Cmos 40 nm. L’objectif est de déployer rapidement ces techniques dans des circuits commerciaux.