
Au-delà des gains obtenus uniquement par le passage à une géométrie plus fine, les UltraScale bénéficient également d’avancées architecturales, ouvertement inspirées du monde des Asic. Les multiplicateurs des blocs DSP ont par exemple été étendus à 27×18 bits bits ; la future DDR4 sera désormais supportée ; la mise en cascade de blocs mémoires internes permet d’éviter les goulets d’étranglement dans le traitement de données ; les régions d’horloges sont plus localisées, ce qui facilite la synchronisation et limite la gigue et la consommation ; enfin, le logiciel de conception Vivado assure une meilleure utilisation des FPGA, avec comme objectif une utilisation à 90 % au moins de la puce. Les premiers échantillons commerciaux sont attendus pour 2014.