Le fournisseur d'outils CAO pour la microélectronique a enregistré un bénéfice stable lors des douze derniers mois.

L'américain lance un outil permettant d'effectuer en temps réel la vérification des règles de fabricabilité DFM (design for manufacturing) durant la conception d'un circuit imprimé, et non plus à la fin de cette conception.

L'américain lance un outil de conception et de vérification de mémoires intégré censé doubler la productivité de l'utilisateur.

L'américain lance un coeur IP offrant 30 % à 40 % de performances en plus que son actuel moteur DSP HiFi 3.

L'américain combine le programme de conception assistée DesignStart d'ARM et son infrastructure de développement cloud HDS.

L'américain adapte ses outils de conception numérique et analogique et de validation aux technologies FinFET 7LPP et 8LPP et FD-SOI 28FDS du sud-coréen.

L'américain lance des outils de vérification formelle qui améliorent le développement et la réutilisation de blocs d'IP.

Cadence lance sa troisième génération d'outil de vérification physique, avec au programme une architecture massivement parallèle, la gestion de circuits à plusieurs centaires de coeurs et une utilisation possible sur le cloud.

Le fournisseur d'outils logiciels et d'IP fait évoluer sa plateforme de conception de circuits intégrés Virtuoso pour s'adapter aux contraintes spécifiques des technologies FinFET 7 nm.

L'américain ajoute des fonctionnalités simplifiant par exemple la gestion des signaux de puissance et la mise en conformité avec le futur standard PCIe 4.0.