Couverture ElectroniqueS n°127

Le consortium Spirit a rendu public la version 1.0 de ses spécifications qui décrivent un format d'écriture en langage XML des caractéristiques d'un bloc IP. Objectif : améliorer l'intégration automatique de n'importe quelle IP conforme à ce standard dans les outils de conception. Reportée lors du salon Dac de juin dernier, la publication officielle des premières spécifications du consortium Spirit (Structure for packaging integrating and reusing IP) a été annoncée lors de la manifestation IPSoC qui s'est déroulée à Grenoble, en décembre (voir « Actualité-Manifestations », p. 10). Rappelons que ce consortium a été créé en juin 2003, essentiellement sous la pression des grands utilisateurs européens ST et Philips, membres fondateurs en compagnie d'Arm, Synopsys, Cadence et Mentor. Son objectif est de développer des spécifications pour une manipulation aisée et automatisée de blocs IP, sous deux aspects : d'une part standardiser le packaging des IP, d'autre part faciliter leur intégration au sein des flots de conception de SoC. Avec la volonté d'aller vite, et surtout de valider les spécifications sur des plates–formes réelles avant leur publication. Ce qui a été le cas avec les spécifications 1.0, notamment sur des plates-formes de développement de SoC chez ST. Le standard 1.0 a donc pour objet de décrire l'ensemble des caractéristiques d'un bloc de propriété intellectuelle sous la forme d'un document écrit en XML. Ce langage de balisage (XML signifiant eXtensible markup language) permet de décrire de manière structurée la documentation associée à une IP, ses données (nombre et affectation des broches de sorties, par exemple) et ses options de configuration. Une fois accompagnée de ce document, l'IP peut alors être intégrée facilement dans un outil de conception doté d'un « parser » adapté (analyseur de fichiers XML), qui va décrypter automatiquement toutes ces informations pour les fournir au développeur (figure). Le consortium a ainsi défini plusieurs schémas XML (la liste des balises XML à utiliser sur les divers champs d'une IP) pour une série d'objets : des IP de type c&oelig;urs de processeurs, de type périphériques (mémoire, contrôleur de mémoire, timer…) et de type bus (définition et description des interconnexions pour les technologies Amba, OCP, ST Bus…). La spécification 1.0 porte aussi sur la manière de décrire une conception dans sa globalité (netlist intégrant les instances des composants utilisés et les connexions au circuit en cours de conception), et sur la définition de règles de communication entre la conception et les générateurs (PMD, Plat-form meta data). Pour ceux qui souhaitent mettre à profit ses spécifications, le consortium fournit les schémas XML, une documentation complète en ligne (www.spiritconsortium.com) ainsi que plusieurs exemples d'IP dotées d'une interface 1.0 (timer, contrôleur d'interruption et définition du bus Amba). Le travail du consortium a aussi porté sur la définition de générateurs ou configurateurs XML qui peuvent accompagner une IP conforme aux spécifications 1.0. Ces générateurs sont en fait des fichiers exécutables qui vont permettre d'automatiser certaines tâches d'intégration de l'IP : génération automatique d'une documentation HTML, insertions automatiques de « wrapper » spécifiques (dans le cas par exemple d'un bloc IP de bus). Ces générateurs communiquent avec l'outil de conception via une interface définie par le consortium, baptisée LGI (Loose generator interface), basée sur un mécanisme d'échanges de fichiers XML. Il est prévu que ces générateurs puissent dialoguer dans les deux sens avec l'outil de CAO avec la possibilité d'interagir vis-à-vis de la conception: par exemple, en demandant des modifications du design avant l'insertion de l'IP. Ces configurateurs ou générateurs seront donc développés et proposés par les éditeurs de blocs IP qui, au préalable, auront rendu leur IP conforme au standard Spirit 1.0. Afin d'aller plus loin dans l'intégration, le consortium prévoit dans la version 2.0 de ses spécifications, dont la publication est prévue pour la fin 2005, de développer une API spécifique (Tight generator interface) afin de réaliser des appels de fonctions directes entre le générateur et l'outil de CAO. De nouveaux groupes de travail Spirit a décidé de créer deux nouveaux groupes de travail. L'un a la charge de développer des spécifications au niveau système, puisque pour l'instant le standard 1.0 porte sur des conceptions d'IP au niveau RTL. Ce groupe de travail, à la tête duquel on trouve le français Prosilog et l'américain CoWare, travaille sur la définition d'un schéma XML (la définition des balises XML) pour toutes les informations qui vont permettre à une IP de travailler au niveau transactionnel, en se basant sur le langage SystemC. L'autre groupe de travail doit explorer l'aspect vérification sous l'impulsion de Verisity (récemment racheté par Cadence). Des outils Spirit 1.0 opérationnels D'ores et déjà, il existe sur le marché plusieurs outils de conception qui exploitent le standard 1.0 du consortium Spirit. Citons notamment le logiciel Magillem du français Prosilog, qui permet de concevoir graphiquement la maquette d'un SoC en intégrant divers blocs IP et en analysant le fonctionnement du circuit d'un point de vue fonctionnel (grâce à une modélisation au niveau transactions). Cet outil permet de lire et/ou générer automatiquement des IP compatibles Spirit 1.0. Chez Mentor Graphics, l'outil Platform Express autorise la configuration automatique de blocs IP conformes au standard Spirit 1.0 dans une conception à base de processeurs et de bus de sources diverses. Enfin, la société britannique Beach Solutions, qui était présente à l'origine de la création du consortium Spirit, avant de quitter le comité directeur quelques mois plus tard, propose avec Easi IP Developer Package une plate–forme d'encapsulation des IP selon le standard Spirit 1.0. Au sein de cette plate-forme, un outil d'évaluation de la conformité d'un bloc IP écrit selon les spécifications Spirit est disponible.

Les blocs IP ont leur interface standard

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les blocs IP ont leur interface standard

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure