Couverture ElectroniqueS n°127

La société française DeFacto Technologies innove dans le domaine du DFT (Design for test) en proposant une technologie d'insertion des logiques de test mémoire directement au niveau RTL. Remonter du niveau portes logiques vers le niveau RTL, pour tout ce qui a trait aux techniques de conception en vue du test (DFT ou Design for test), est une tendance forte au sein des équipes de conception. D'une part, parce que ce travail représente un temps non négligeable dans le processus global de design d'un circuit (de 10 à 25 % selon les cas), et que la remontée d'un niveau d'abstraction permet de réduire cet effort. D'autre part, bien souvent les équipes en charge du DFT sont séparées des autres équipes (de test, de vérification) et sont mal intégrées au flot de design. Alors qu'en remontant ce travail au niveau RTL, il est possible de mieux réinsérer cette tâche dans le flot. Enfin, les techniques de DFT au niveau portes sont relativement intrusives, contrairement à une analyse au niveau RTL, avec une prise de risque moindre, puisqu'en cas de problème il est toujours plus facile de modifier le code RTL qu'une netlist au niveau portes. La jeune société française DeFacto Technologies (1) s'est fait connaître dans ce domaine avec notamment son outil HiDFT-Scan (2) qui crée des structures ad hoc de logiques de scan interne aux circuits et les importe au niveau RTL. L'outil de synthèse utilisé après (quel que soit l'éditeur) génère alors une logique de test strictement équivalente à ce qui a été mis en place au niveau RTL. Une approche qui permet notamment la vérification des structures de DFT avant synthèse (simulation des vecteurs de tests ATPG, vérification des chaînes de scan, des structures de type boundary scan…) et ouvre la porte à des analyses plus sophistiquées comme la preuve formelle. Aujourd'hui, la société va plus loin en proposant un outil d'insertion des logiques de tests mémoire (structures Bist, Built in self test) directement au niveau RTL. Ce produit, baptisé HiDFT-Star (Star pour Structured test architecture), trouve son origine dans un projet de recherche conduit au sein du pôle de compétitivité Minalogic avec le support de STMicroelectronics (projet Aster). Habituellement, les blocs complexes de Bist nécessitent l'intégration de divers « sous-blocs » à différents niveaux (contrôleurs de Bist, fusebox…) avec l'interconnexion qui va bien. Avec l'outil HiDFT-Star, il est désormais possible d'automatiser cette tâche d'insertion et d'intégration des différents blocs, et de leur connectivité associée, au niveau RTL. De plus, la technologie offre la possibilité de générer des structures de test mémoire de n'importe quelle technologie (Jtag ou IEEE 1149.1, IEEE 1500…), y compris des logiques propriétaires, toujours au niveau RTL (à noter que cet outil accepte en entrée aussi bien le langage VHDL que Verilog). « Cette approche est d'ores et déjà utilisée en production au sein d'une grande société japonaise d'électronique depuis quelques mois, explique Chouki Aktouf, le président et fondateur de DeFacto Technologies, et le gain constaté en termes de temps d'insertion des logiques de test de mémoire est d'un facteur 15. »Au-delà, DeFacto Technologies présente son logiciel, en association notamment avec HiDFT-Scan, comme un flot d'intégration automatique de blocs IP de DFT au niveau RTL, afin de créer un process de conception des fonctions de DFT plus prédictibles et mieux maîtrisées qu'au niveau portes. Avec des listes de règles de DRC pour identifier les problèmes de connectivité entre blocs, la possibilité de créer des scripts d'automatisation et la fourniture d'un interpréteur Tcl, compatible avec la version 8.4 de ce langage. Au fond, l'idée est d'offrir le maximum de moyens pour corriger les erreurs de DFT le plus en amont possible. Le logiciel HiDFT-Star sera commercialisé pour un prix de licence annuel de l'ordre de 50 000 euros. (1) Les technologies développées par DeFacto Technologies trouvent leur origine dans les travaux du laboratoire LCIS de l'institut national polytechnique de Grenoble. La société a été créée en 2004.(2) HiDFT : High level design for test.

L’insertion des logiques de test se fait au niveau RTL

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

L’insertion des logiques de test se fait au niveau RTL

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure