Couverture ElectroniqueS n°127

Cypress échantillonne des Sram 72 Mbits en technologie Cmos 65 nm, les premières du genre, tandis que l'Imec dévoile un prototype fonctionnel de cellule 22 nm. La crise n'empêche pas l'innovation. Bien au contraire, en particulier dans le domaine des mémoires. Alors que les chercheurs de l'Imec viennent tout juste de présenter ce qu'ils considèrent comme le premier prototype fonctionnel de cellule mémoire Sram en technologie 22 nm, les premières Sram en technologie 65 nm (antérieure de trois générations donc) font, elles, leur apparition sur le marché. Par ailleurs, les DDR2 SDram font leurs premiers pas dans la technologie 50 nm, une technologie intermédiaire entre les n&oelig;uds 65 nm et 45 nm, tandis que Toshiba introduit des mémoires flash NAND 32 Gbits en technologie 32 nm. Côté circuits logiques, IBM et ses partenaires de l'Alliance technologique s'apprêtent, eux, à lancer une technologie 28 nm intermédiaire entre les n&oelig;uds 32 nm et 22 nm (voir encadré).C'est à l'occasion d'une manifestation rassemblant ses partenaires industriels que l'Imec, l'institut belge de recherches en microélectronique, a présenté un prototype de cellule Sram en technologie Cmos 22 nm. Cette Sram, développée en collaboration avec les différents partenaires de l'Imec, met en &oelig;uvre des transistors à effet de champ à ailettes (FinFet), à grilles métalliques et diélectriques fort k. Pour sa réalisation, l'Imec a notamment utilisé un système de lithographie à rayons UV extrêmes développé par ASML. La cellule mémoire mise au point à l'Imec affiche une surface de seulement 0,099 µm2, 47 % plus petite que celle d'une cellule Sram en technologie 32 nm. Elle est également plus compacte que la cellule Sram « compatible » 22 nm dévoilée par IBM et ses partenaires lors de la conférence IEDM en décembre 2008 (voir EI n° 681).550 MHz : un record pour une Sram 72 Mbits !De son côté, Cypress Semiconductor vient, lui, d'introduire une mémoire Sram 72 Mbits en technologie 65 nm. Cette mémoire à interface QDR (Quad Data Rate) fonctionne à la fréquence record de 550 MHz. Une caractéristique qui, couplée à des E/S 36 bits, permet d'atteindre un débit total crête maximum de 80 Gbit/s (contre 72 Gbit/s maximum jusqu'à présent avec une interface QDRII+), et ce pour une consommation moitié moindre que celle d'une Sram équivalente en technologie 90 nm. Les Sram 65 nm de Cypress sont également disponibles avec des interfaces QDRII +, DDRII et DDRII + et des E/S sur 18 bits. Les modèles QDRII + et DDRII + possèdent une adaptation intégrée qui améliore l'intégrité du signal, diminue le coût système et réduit l'encombrement en supprimant les résistances d'adaptation externes. Les Sram 72 Mbits sont actuellement échantillonnées en boîtier FBGA 165 billes et leur production de volume est prévue pour le troisième trimestre.Côté Dram, ce sont les technologies dérivées du n&oelig;ud 65 nm qui semblent désormais régner en maîtres dans la production. Notamment chez Hynix Semiconductor qui échantillonne, pour production de volume au deuxième semestre, une DDR2 SDram 1 Gbit en technologie 54 nm. Destinée aux applications mobiles, cette mémoire est caractérisée par une vitesse maximale de 1 066 MHz, ce qui, avec des E/S sur 32 bits, permet de porter le débit de données à 4,26 Go/s sur un canal et 8,52 Go/s sur deux canaux. Selon la société coréenne, elle consommerait 30 % de moins qu'une DDR2 SDram classique et 50 % de moins que la précédente génération de DDR mobile du Coréen.Une technologie 28 nm faible consommation bientôt prête pour la productionIBM et ses partenaires de l'Alliance technologique, Chartered Semiconductor, Globalfoundries, Infineon, Samsung et STMicroelectronics viennent d'annoncer la disponibilité pour évaluation d'une technologie 28 nm faible consommation. Comme la génération 32 nm dont elle est dérivée, cette technologie Cmos fait appel à des transistors à grille métallique et diélectrique de grille fort k pour limiter les courants de fuite. Comparé à la génération 45 nm actuellement en production de volume, la technologie 28 nm devrait permettre d'améliorer les performances de 40 % et de réduire la consommation de 20 % pour une taille de puce divisée par deux. La production devrait démarrer dans la deuxième moitié de l'année 2010.

L’innovation s’accélère dans le monde des mémoires Ram statiques

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

L’innovation s’accélère dans le monde des mémoires Ram statiques

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure