En conception analogique pensez à la simulation en Verilog-A

Le 01/10/2008 à 0:00 par La rédaction

Grâce à une nouvelle génération d’outils basés sur le langage Verilog-A, on peut désormais exploiter des modèles de circuits analogiques précis et compacts qui accélèrent spectaculairement l’étape de simulation. Ce qui ouvre la voie aux méthodologies de conception descendante.

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap