Les mémoires multicanal sur SoC, gérées de manière transparente

Le 01/09/2008 à 0:00 par François Gauthier

Sonics propose, intégrée au sein de sa technologie d’interconnexion de blocs IP sur une puce, une méthode de gestion transparente de l’entrelacement des mémoires DDR3 pour les puces dédiées aux applications vidéo de très haute définition.

Sur les SoC de dernière génération dédiés à la gestion des flux de données vidéo de très haute définition,

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap