Couverture ElectroniqueS n°127

Intel a profité de la conférence internationale sur les circuits intégrés ISSCC2008 pour y dévoiler, d'une part, le microprocesseur commercial le plus complexe jamais fabriqué dans le monde et, d'autre part, le processeur x86 le plus sobre de l'industrie. Plus de deux milliards de transistors sur une puce ! Tel est le record revendiqué par Intel avec son Tukwila, un processeur pour serveur intégrant pas moins de quatre c&oelig;urs Itanium 64 bits. Fabriqué en technologie Cmos 65 nm – ce devrait être le dernier processeur Itanium dans ce cas – ce circuit fera son apparition dans des systèmes avant la fin de l'année. Deux fois plus performant que les processeurs double c&oelig;ur actuels de la société, mais pour une consommation de seulement 25 % supérieure (130 W à 2 GHz), Tukwila intègre notamment 30 Mo de mémoire cache, protégés par des codes de correction d'erreurs originaux et deux contrôleurs mémoires, pour un total de 2,05 milliards de transistors sur une puce de 700 mm2. Les différents éléments sont reliés par une architecture d'interconnexion à grande vitesse appelée QuickPath et concurrente du bus HyperTransport* cher à AMD. Tukwila, qui fonctionne sous Unix, Linux et Windows, a été présenté lors de la traditionnelle conférence de l'IEEE sur les circuits intégrés, ISSCC2008, qui s'est tenue début février à San Francisco (Etats-Unis). Cette conférence a aussi été l'occasion pour le numéro un mondial des semiconducteurs, de lever le voile sur son premier processeur dédié aux terminaux « Internet Mobile ». L'Américain a en outre présenté une quinzaine de papiers techniques décrivant aussi bien des circuits complets que des techniques destinées à rendre possible la fabrication de circuits Cmos toujours plus complexes et plus performants, le tout sans exploser le budget consommation (voir encadré). Premier processeur d'Intel spécialement conçu pour les terminaux de l'Internet mobile de demain ou, plus généralement, pour ce qu'Intel appelle les PC ultramobiles, le processeur Silverthorne se distinguera par une consommation inférieure à 2 W en fonctionnement à un maximum de 2 GHz. Ce processeur mettra en &oelig;uvre une nouvelle architecture de c&oelig;ur compatible, au niveau jeu d'instructions, avec l'architecture Core 2 Duo introduite il y a dix-huit mois (voir EI n° 631). Il devrait délivrer des performances crêtes similaires à celles d'un Pentium M mais pour une consommation divisée par cinq (600 mW minimum en fonctionnement). Ce circuit sera réalisé dans la technologie Cmos 45 nm à grille métallique et diélectrique fort k de la société. Aucune date de commercialisation n'a été annoncée pour ce processeur, mais il se passe en général moins de deux ans entre la présentation d'une architecture à une conférence comme ISSCC et ses débuts commerciaux. C'est aussi une technologie Cmos 45 nm qu'a choisie Texas Instruments pour développer un autre modèle de puissance et de sobriété. Le processeur de l'Américain s'adresse, lui, au marché des téléphones mobiles 3,5 G. Sur une puce, il regroupe processeur bande de base (DSP 480 MHz), processeur d'applications (c&oelig;ur ARM11 cadencé à 840 MHz), processeur de traitement d'images, ainsi que codec, frontal RF et 16 Mbits de mémoire. Ce circuit spécifique, échantillonné depuis la fin de l'année dernière, est caractérisé par une consommation maximale de 500 mW en fonctionnement, cette dernière pouvant tomber à 100 mW pour certaines applications. En mode repos, elle se situe même dans le domaine du microwatt. De telles prouesses sont dues à la combinaison d'améliorations au niveau des techniques de production et de conception, ainsi qu'à la mise en &oelig;uvre de nouvelles fonctions de gestion de la consommation et des performances. Comparé à un circuit en technologie Cmos 65 nm, le gain en performances est de 55 % pour une consommation réduite de 63 %. Seize c&oelig;urs Sparc sur une surface de silicium de 400 mm2Côté hautes performances, le Tukwila pourrait être fortement concurrencé par un processeur dévoilé par Sun Microsystems toujours lors de la même conférence. Comme celui d'Intel, le processeur de Sun, appelé Rock, associe multic&oelig;urs et multithreads mais en les poussant à un niveau plus élevé. Il comprend en effet seize c&oelig;urs Sparc regroupés par grappe de quatre avec la possibilité de supporter 32 threads (seulement huit dans le processeur quadric&oelig;ur d'Intel). Le Rock serait par ailleurs le premier processeur à implanter une architecture mémoire transactionnelle simplifiant la programmation de multiples threads. En technologie Cmos 65 nm, le Rock occupe une surface de silicium de 400 mm2 et fonctionne à une fréquence de 2,3 GHz. Il est toutefois handicapé par un énorme inconvénient : sa consommation qui atteint 250 W !* Cf Lexique page 46200 Mo/S : record de vitesse battu pour la lecture des Flash NandParmi les autres innovations présentées par Intel à ISSCC2008, nous retiendrons, outre un amplificateur de puissance Classe E en technologie Cmos 65 nm et un émetteur-récepteur multibande Mimo en Cmos 90 nm (sur lesquels nous reviendrons), une technologie d'interface mémoire flash NAND rapide. Développée en collaboration avec Micron, cette interface porte à 200 Mo/s le débit de données en lecture à comparer aux 133 Mo/s de la spécification ONFi 2.0. Les NAND dotées de cette interface sont par ailleurs caractérisées par une vitesse d'écriture de 100 Mo/s, contre 20 Mo/s pour les plus rapides aujourd'hui (40 Mo/s en lecture). Les premiers exemplaires sont déjà échantillonnés. Il s'agit de modèles 8 Gbits à architecture SLC (un seul bit par cellule) fabriqués en technologie Cmos 50 nm par IM Flash Technologies, la société de production commune à Intel et Micron. Intel a aussi développé, avec STMicroelectronics cette fois, ce qu'il considère comme la première mémoire à changement de phase à architecture multiniveaux. Un modèle de 256 Mbits en technologie Cmos 90 nm a été présenté à San Francisco. Parmi les autres développements en cours, citons une flash NOR 1 Gbit en technologie Cmos 45 nm, caractérisée par une vitesse de programmation de 5 Mo/s, et une technologie de mémoire Dram embarquée deux fois plus dense que les Sram utilisées habituellement, tout en étant presque aussi rapide.

Du supercomplexe au plus sobre, les processeurs se déclinent pour tous les goûts

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Du supercomplexe au plus sobre, les processeurs se déclinent pour tous les goûts

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure