Principal fournisseur de blocs de propriété intellectuelle dans le domaine des mémoires, Rambus vient d’introduire une fonction d’interface de couche physique entre le contrôleur logique et la mémoire DDR2 ou DDR3. Ce bloc d’IP, disponible sous forme de macrocellule matérielle, autorise des débits jusqu’à 1 MHz.
STRATÉGIE 450 Md$ pour les semi-conducteurs coréens PAGE 19 DOSSIER Comment la distribution s'adapte aux marchés ÉVÉNEMENT Computex fête la…
L'AMÉRICAIN EST LE PREMIER À FAIRE LA DEMONSTRATION DE CIRCUITS INTÉGRÉS GRAVES EN PROCESS 2 nm, GRÂCE À UNE TECHNOLOGIE…
ANNONCÉ COMME PLUS ÉCONOMIQUE QUE LES TECHNOLOGIES SIGFOX ET LORA, CE FORMAT DE RÉSEAUX LOCAUX MESH À FAIBLE CONSOMMATION CONVIENT…
UN CONNECTEUR SUR MESURE CONSTITUÉ DE BLOCS ÉLEMENTAIRES (PUISSANCE, SIGNAUX OU DONNÉES) ASSEMBLÉS SUR UN RAIL : C'EST CE QUE…
