Simulink se dote de la vérification formelle des modèles

Le 20/09/2007 à 0:00 par Cédric Lardière

Avec Simulink Design Verifier de The MathWorks, les utilisateurs peuvent soit générer automatiquement des cas de test répondant à des objectifs, soit prouver des exigences.

Avec les évolutions technologiques actuelles, les étapes de vérification d’un système sur une puce revêtent un aspect des plus critiques en termes d’effectif – il faut deux ou trois ingénieurs

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap