TotalRecall facilite l’analyse des bogues d’une conception d’Asic synthétisée sur un FPGA, en capturant les états de la logique sur plusieurs cycles et en générant un testbench.

La vérification et le débogage des conceptions d’Asic sont des tâches dont la difficulté va croissant au fur et à mesure de l’augmentation de la complexité des circuits.

…