Couverture ElectroniqueS n°127

Cadence Design Systems et Magma Design Automation viennent tous les deux de lancer des outils d'implémentation et/ou de vérification basse consommation, supportant les formats CPF pour le premier et UPF pour le second. Economiser la durée de vie des batteries des appareils portables, gérer la chaleur dans des circuits intégrant de plus en plus de fonctions, optimiser la consommation à tous les niveaux des fermes de serveurs, etc. Les raisons de mettre en &oelig;uvre des méthodes de conception basse consommation, telles que la coupure de l'alimentation, les alimentations à tensions multiples et le « power gating » en mode repos, ne manquent pas. C'est pourquoi les organisations de standardisation Accellera et Silicon Integration Initiative (Si2) ont approuvé les spécifications 1.0 de leur format respectif, Unified Power Format ou UPF et Common Power Format ou CPF (voir encadré). Dans la foulée de ces annonces, les fournisseurs américains Cadence Design Systems et Magma Design Automation ont chacun introduit les premiers outils prenant en compte les aspects de consommation via le support de l'un ou de l'autre de ces formats. Pour Cadence Design Systems, la Low Power Solution, qui s'appuie sur le CPF, permet de définir les intentions concernant l'architecture de consommation une seule fois, dès le début d'un flot de conception, et d'une manière automatisée. « En disposant d'une représentation unique, les intentions spécifiant les techniques de diminution d'énergie peuvent être déployées sans souci à travers tout le flot de conception, que ce soit au niveau de la gestion (planification et métriques), de la vérification (simulation et équivalence formelle), de la conception (synthèse, vérification d'équivalence, test) et de l'implémentation », explique Pankaj Major, directeur du groupe Alliances industrielles de Cadence Design Systems. Il s'agit d'une amélioration significative en terme de productivité, en comparaison de ce qui se faisait auparavant. Avec l'arrivée des aspects de basse consommation, les concepteurs se sont débrouillés au début en ajoutant un jeu de méthodes ad hoc, des scripts spécifiant des contraintes propres à la consommation, en plus de celles sur les délais, notamment. « Tant que la conception était simple, le nombre d'éléments à prendre en compte restait limité. Avec un design complexe, le foisonnement de paramètres est tel qu'il rend toute tentative manuelle laborieuse, risquée et hautement non prévisible », précise François Thomas, directeur du marketing Europe pour les solutions ICD et DFM de Cadence Design Systems. Magma lance une technique dite « station-service »Pour rendre compatible sa plate-forme d'implémentation Talus aux conceptions basse consommation, Magma Design Automation a, quant à lui, introduit Talus Power et Quartz Rail, deux logiciels supportant le format UPF. Parmi les nouvelles techniques de gestion et d'optimisation de la consommation, Talus Power intègre un flot automatisé à multiples domaines, dont la hiérarchie est virtuellement mise à plat, une synthèse d'arbre d'horloge dotée de techniques d'optimisation, l'insertion de cellules à multiples seuils de commutation et la synthèse automatique des grilles d'alimentation pour optimiser la distribution. La société a par ailleurs développé la méthodologie d'insertion dite « station-service » (voir schéma ci-contre), évitant la congestion de routage ou des délais trop élevés dans une conception à tensions multiples. Au lieu de traverser un îlot, avec les risques liés à une gestion de consommation différente, la « station-service » crée automatiquement un mini-îlot dans l'îlot pour les répéteurs et les buffers, sans recourir à des cellules de décalage de tension. « Cette technologie unique permet de réduire d'un facteur 5, soit de plusieurs semaines , le temps d'exécution d'un projet », affirme Andrew Betts, responsable support technique chez Magma Design Automation. Quant à Quartz Rail, il possède un moteur Spice caractérisant au vol les cellules standards et les mémoires pour une analyse dynamique plus précise des chutes de tension, en particulier lors de la mise sous tension d'un bloc. Cet outil prend ainsi en compte simultanément le placement et l'analyse des rails d'alimentation, l'analyse dynamique des chutes de tension, l'analyse des retards dus aux chutes de tension, les analyses thermique et d'électromigration sur les rails et sur leurs vias de circuits en technologie 65 nm. « Lorsqu'un concepteur optimise les aspects consommation (fuite de courant et puissance dynamique) en technologie 65 nm, il veut être sûr de ne pas avoir modifié des optimisations faites auparavant aux niveaux des délais et de la surface. Et vice versa », rappelle Arvind Narayanan, responsable produits senior pour l'activité Implémentation de conception chez Magma Design Automation. Cela implique une solution de conception intégrée, automatique et concurrente, qui apporte, de surcroît, des gains significatifs. Talus Power et Quartz Rail permettent en effet de réduire les tolérances DFM de 10 % et les pertes de puissance de près de 25 % dans des circuits intégrés de plusieurs millions de portes, ainsi que d'améliorer la qualité des résultats de 10 %. Vers un standard commun entre CPF et UPF ?D'un côté le Common Power Format (CPF) géré par la Low Power Coalition de l'organisation de standardisation Silicon Integration Initiative (Si2) et rassemblant 17 membres, dont Cadence Design Systems, qui en est le fondateur. De l'autre, l'Unified Power Format (UPF) pris en charge par l'Unified Power Format Technical Subcommittee (UPF-TSC) d'Accellera et soutenu notamment par Magma Design Automation, Mentor Graphics et Synopsys. Ces deux formats, dont les versions 1.0 ont récemment été approuvées, permettent de formaliser, une bonne fois pour toutes, l'architecture et les contraintes liées à la consommation d'un circuit intégré pour l'ensemble d'un flot de conception. Malgré les efforts importants consentis par les deux initiatives – les premières spécifications ont été dévoilées publiquement moins de dix mois après la création des groupes de travail – et la mise en place prochaine d'un groupe de travail IEEE P1801, la convergence de ces deux formats ne semble toutefois plus être une évidence à court terme…

Les premiers flots de conception « basse consommation » arrivent

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les premiers flots de conception « basse consommation » arrivent

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure