Couverture ElectroniqueS n°127

Sur les circuits intégrés numériques, l'utilisation d'un routage des pistes à 45° pour certaines couches de métallisation permet aux concepteurs de réaliser des puces plus petites et plus performantes. Cette nouvelle approche, dite « architecture X », est d'ores et déjà validée, comme l'explique Cadence à l'origine de la technologie. Face à la complexité croissante des circuits intégrés numériques, l'industrie des semiconducteurs dans son ensemble est confrontée à un dilemme permanent : comment réaliser l'équilibre entre les exigences des concepteurs, en termes de fonctionnalités et de performances, et la maîtrise des coûts liés aux technologies de fabrication, qui autorisent l'intégration de fonctions complexes sur une puce avec des vitesses de fonctionnement toujours plus élevées. Il existe de multiples voies au sein d'un processus global de conception et de fabrication d'un circuit pour résoudre ce dilemme. On peut par exemple citer les techniques de DFM (Design for manufacturing), qui permettent de prendre en compte au moment de la conception les contraintes de fabrication afin d'améliorer le rendement en production des circuits (donc de baisser leur coût unitaire). On peut citer aussi les nombreuses techniques d'optimisation de la consommation des composants qui augmentent les performances à surface égale. Une autre approche, complémentaire et non exclusive, explore l'idée d'un routage diagonal pour une partie des pistes d'un circuit intégré. Il s'agit de la technologie dite « architecture X », initiée par Cadence, qui consiste à pouvoir router les pistes à 45° sur les couches de métallisation supérieures d'un circuit ; alors que le routage traditionnel, appelé « architecture Manhattan », est à 90° en vertical ou en horizontal. L'architecture X est donc un surensemble d'une architecture Manhattan classique, destinée aux circuits numériques dotés d'au moins cinq niveaux de métallisation. Sur ce type de circuit complexe, le routage sur les premières couches de métal demeure perpendiculaire, préservant ainsi l'investissement des entreprises dans les bibliothèques de cellules standard, les blocs de propriété intellectuelle existants et les cellules mémoires. Au dessus, le routage sur les couches de métal 4, 5 voire 6 est en disposition diagonale, tandis que la dernière couche est routée de manière orthogonale (figure 1). Ainsi, en intercalant des couches en architecture Manhattan et des couches en architecture X, le routeur dispose sur ces dernières d'un nombre accru de niveau de liberté – huit au lieu de quatre pour les couches 4, 5 voire 6 – entraînant une diminution significative de la longueur des pistes et des vias, de l'ordre de 20 %. Or, comme sur les circuits fabriqués en technologie nanométrique, ce sont les délais d'interconnexions qui dominent, cette réduction de la longueur des pistes influe directement sur la performance et la surface du silicium. Gérer placement-routage et implantation physique Lorsqu'on utilise une architecture X, le besoin d'améliorer le placement et les connexions entre blocs, au niveau du floorplanning, n'est pas aussi intuitif que pour le routage. En effet, dans un placement Manhattan typique, si deux cellules doivent être placées à une certaine distance correspondant à une contrainte temporelle définie, tout en gardant une des deux cellules au sein d'un carré, la seconde cellule peut être placée n'importe où sur ce carré. La distance entre les deux cellules est donc exactement la même, quel que soit l'emplacement de la seconde cellule dans le carré (figure 4). Dans le cas de l'architecture X, en tirant parti d'un routage diagonal et Manhattan, la seconde cellule peut maintenant être placée n'importe où sur un octogone. Mathématiquement, la surface de l'octogone occupe une surface supérieure de 41 % à celle du carré pour une même distance de routage entre cellules. Cette souplesse supplémentaire dans le placement peut donc considérablement réduire l'encombrement d'une conception et fournir des choix plus larges pour répondre à la contrainte temporelle. En effet, si la conception n'a pas de problème de taille, les cellules peuvent être placées dans un octogone plus petit qui couvre la même surface que le carré Manhattan et où le procédé réalise des pistes plus courtes. Comme mentionné précédemment, l'architecture X est un surensemble de l'architecture Manhattan. Cet état de fait entraîne de fortes implications lorsque le parcours du routage, toujours au niveau du floorplanning, est semé d'obstacles. Etudions par exemple l'influence d'une combinaison de routage Manhattan et diagonal sur un plan de masse typique (figure 5). Le trajet optimal pour la connexion entre un point A et un point B passe verticalement entre des blocs de propriété intellectuelle, puis en diagonale suivie par une piste verticale, puis horizontale. En profitant de l'architecture X et d'un système qui privilégie plusieurs directions dans les diverses couches, ainsi que des pas différents pour les directions proposées sur la même couche, on peut alors réaliser un trajet optimal sur la même couche sans changer de niveau. Autre brique essentielle d'un flot, l'outil d'extraction de parasites doit lui aussi être adapté au cas spécifique de l'architecture X. En effet, avec cette technologie de routage, de nouvelles formes en métal différentes entrent en jeu lors des échanges entre les trajets Manhattan et diagonaux (figure 6). Ces formes doivent être reconnues, traitées et modélisées avec précision lors des opérations d'extraction. Il faut donc que l'outil d'extraction, qui fonctionne de manière classique par comparaison entre des configurations connues et ce qu'il analyse grâce à son moteur de calcul sur le circuit, soit adapté pour manipuler les géométries spécifiques générées par une architecture X. Après cette étape, les opérations d'optimisation physique du circuit sont relativement similaires à ce qui existe avec l'architecture Manhattan. Les concepteurs du circuit au niveau physique doivent donc réaliser plusieurs actions comme : le blindage des réseaux critiques tels que les réseaux d'horloge (figure 7) ; l'insertion du métal nécessaire au CMP (Chemical metallical polishing) avec un remplissage de carré, losange ou rectangle suivant la densité exigée (figure 8) ; l'insertion de vias pour les transitions de diagonale à diagonale, diagonale à Manhattan et de Manhattan à Manhattan (figure 9). A noter que pour les vias, le système de conception adapté à l'architecture X gérera de manière automatique leurs emplacements sans que l'utilisateur ait à s'inquiéter de l'optimisation de leurs formes et des stratégies de vias doubles. On le voit, l'implantation de l'architecture X ne change pas fondamentalement la méthodologie de conception des circuits. Celle-ci reste la même, tout en intégrant des outils, notamment le floorplanner, le routeur et l'extracteur de parasites, adaptés aux contraintes nouvelles apportés par cette technologie. Ainsi, l'apport majeur de l'architecture X, à savoir la possibilité d'améliorer la qualité des résultats et d'abaisser le prix d'une puce, peut être utilisé dans le cadre de flots existants. Notons, en particulier, que les outils de vérification finale, utilisés comme juge de paix par les concepteurs, n'ont pas à être modifiés dans le cas d'un circuit mettant en &oelig;uvre l'architecture X. C'est le cas du contrôle des règles de conception (DRC), la correspondance entre implantation et schéma (LVS), l'analyse temporelle statique (STA) ou encore l'analyse de la diaphonie, l'intégrité du signal, la chute de tension RI et l'analyse de l'électromigration. En outre, tous les formats standard de l'industrie utilisés dans une conception Manhattan, comme le format LEF/DEF, supportent désormais les constructions diagonales de l'architecture X. Quels circuits pour l'architecture X ? L'architecture X est applicable en théorie à n'importe quel circuit, ou portion de circuit numérique, à plusieurs couches de métallisation. Cependant, elle est optimale pour des applications à fort volume et pour des circuits où le pourcentage de cellules logiques standard est élevé. Typiquement, les conceptions de masse pour les marchés grand public, sans fil et graphique rentrent dans ce cadre. D'un point de vue technique, ce sont les conceptions d'ASSP ou d'Asic, dotés de plus de quatre couches de routage de signaux au-dessus des cellules de la bibliothèque, d'une forme proche du carré et intégrant au moins 50 % de surface de logique aléatoire qui sont à même de tirer le maximum d'avantages de l'architecture X. Au plan pratique, on utilise à l'heure actuelle l'architecture X plutôt dans le cas de reprise de conception, une fois que le prototype d'un circuit a été prouvé d'un point de vue fonctionnel. L'objectif étant de gagner en surface, d'améliorer les performances et de réduire les coûts pour la phase de production en volume. Les réalisations concrètes sont là Ces deux dernières années, plusieurs circuits commerciaux ont été fabriqués en utilisant l'architecture X. On peut citer le TC90400XGB de Toshiba, un SoC destiné à des applications multimédias dans les téléviseurs numériques, fabriqué en collaboration avec Cadence en juin 2004. Doté de 2,7 millions de portes, ce circuit, fabriqué en technologie 130 nm avec cinq couches de routage, fonctionne à 180 MHz. Selon Toshiba, l'architecture X, mise à profit pour le routage de sous-blocs, lui a permis de gagner 10 % en surface pour une augmentation de 11 % des performances par rapport à un routage classique. Plus récemment, ATI Technologies et TSMC (Taïwan Semiconductor Manufacturing Company) ont produit un processeur graphique PCI Express utilisant l'architecture X. Développée avec les outils de Cadence, cette puce a été fabriquée en technologie 0,11 µm. Les règles de conception concernant les fils à 45°, des modèles OPC (Optical physical correction) ainsi que des fichiers spécifiques pour l'extraction des parasites ont été développés par TSMC. Une chaîne d'acteurs autour de l'architecture X La technologie de l'architecture X trouve son origine chez l'éditeur d'outils de CAO Cadence, qui a développé une technique de routage spécifique au sein de son programme interne d'incubation de technologies novatrices. Mais il ne suffit pas d'avoir des outils de CAO pour que la technologie se développe. C'est pourquoi, à l'initiative conjointe de Toshiba et Cadence, l'association X Initiative a été créée. Elle rassemble, outre les éditeurs d'outils de conception, des fondeurs, des fournisseurs d'outils de lithographie et des utilisateurs. L'idée est de rassembler l'ensemble de la chaîne de création d'un circuit numérique afin de promouvoir de manière active, via des retours d'expérience concrets, le déploiement de la technologie. Site web de l'association X Initiative : www.xinitiative.org

Le routage en diagonale optimise le rapport coût/ performance des puces

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Le routage en diagonale optimise le rapport coût/ performance des puces

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure