Altera vient d’introduire la version 6.0 de son logiciel de développement de FPGA Quartus II. Cette version comprend notamment un analyseur de délais apportant un support natif au format de contraintes SDC de Synopsys (une première selon la société) ainsi qu’une fonction de conception collaborative qui gère le séquencement entre blocs sur des circuits haute

…