Outils de conception pour circuits et blocs d’IP complexes

Le 04/05/2006 à 0:00 par La rédaction

Esterel Studio version 5.3 d’Esterel technologies

Cette version de la suite d’outils de conception pour circuits et blocs d’IP complexes permet le développement de circuits multi-horloges et optimisés en consommation, et la génération de SystemC.

Langage pour l’aspect multi-horloge au niveau comportemental
Report du comportement en consommation au niveau du prototype
Editeur, simulateur et vérificateur

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap