SystemVerilog se prête aux défis des nouvelles conceptions

Le 10/05/2005 à 7:00 par La rédaction

Face à la complexité croissante des circuits intégrés, l’industrie de la CAO doit aller vers des langages de programmation plus évolués. Un exemple de cette nouvelle génération est représenté par SystemVerilog. Stuart Sutherland, membre du comité de standardisation SystemVerilog d’Accellera et rédacteur du manuel de référence de SystemVerilog explique ici les fondements de ce langage

Cet article n'est pas accessible publiquement.
Connectez-vous pour accéder à ce contenu.

Copy link
Powered by Social Snap