Développé à l’université de Californie à Los Angeles, l’algorithme de préplacement pour les circuits intégrés, baptisé Patoma, est capable de réduire de 10 à 20 % la longueur moyenne des interconnexions avec un temps d’exécution de 37 à 824 fois plus rapide comparé à l’approche Parquet-2. Ces résultats n’ont toutefois pas été confrontés à des produits

…