Couverture ElectroniqueS n°127

Nec, Toshiba et Renesas ont profité de la conférence IEDM qui s'est tenue à San Francisco mi-décembre 2004 pour dévoiler leurs derniers développements en matière de mémoires Ram magnétiques. Avec rapidité et sobriété en point de mire. Alors que les annonces dans le domaine des mémoires Ram magnétiques, ces mémoires considérées par beaucoup comme les mémoires idéales, ont jusqu'à présent été principalement le fait de sociétés américaines et européennes avec notamment deux jeunes pousses françaises (voir notre numéro du 20 mai 2004), les Orientaux, Japonais en tête, ont repris la main lors de la conférence internationale IEDM. Renesas Technology, Nec associé à Toshiba et TSMC ont ainsi dévoilé lors de cette conférence qui s'est tenue à San Francisco à la mi-décembre 2004 des cellules et des mémoires MRam originales dont l'objectif est de rendre possible la fabrication de circuits de grande capacité (jusqu'à présent, le record appartient à Infineon avec 16 Mbits voir notre numéro du 17 juin 2004 ), rapides et/ou à très faible consommation.7 ns de cycle de lectureLes cellules mémoires présentées par le tandem Nec-Toshiba(1) et TSMC sont du type à point de croisement, un transistor contrôlant quatre jonctions à effet tunnel magnétique (MTJ)(2) dans la version japonaise (deux chez TSMC). Cela se traduit donc par une taille de cellule mémoire similaire à celle d'une Dram (surface de 6F2, où F est égal à la dimension des règles de dessin, soit 0,23 µm2 en technologie 0,13 µm) et permet donc d'envisager des MRam de grande capacité. Celle présentée par Renesas fait appel, comme les mémoires précédemment développées par IBM, Infineon, Freescale et autres, à un transistor à effet de champ associé à une jonction à effet tunnel magnétique (1T1MTJ), elle est donc plus grosse que la cellule à point de croisement de Nec. Il s'agirait néanmoins de la plus petite cellule MRam 1T1MTJ jamais réalisée dans le monde : 0,81 µm2 en technologie Cmos 0,13 µm contre 1,42 µm2 pour la 16 Mbits développée conjointement par Altis Semiconductor, IBM et Infineon (voir notre numéro du 24 juin 2004).La mémoire MRam 1 Mbit expérimentale du numéro un japonais, caractérisée par un temps d'accès en lecture de 5,2 ns (7 ns de temps de cycle de lecture), serait capable de fonctionner à des fréquences supérieures à 143 MHz jusqu'à 150 °C (plus de 1 000 milliards de cycles d'écriture). Nec et Toshiba revendiquent, quant à eux, une division par 2 de la consommation durant l'écriture de données ainsi qu'une réduction sensible des erreurs dans ce domaine, deux points faibles des MRam pour les applications embarquées.La MRam de Renesas fait appel à un matériau magnétique composé de bore, de fer et de cobalt dont l'épaisseur a été optimisée pour accroître l'effet magnétorésistif sans augmenter la résistance électrique, ce qui aurait eu pour effet de diminuer la rapidité.Les MRam à cellule à point de croisement ont la réputation d'être plus lentes que celles à un transistor par jonction tunnel, mais la cellule de Nec et Toshiba permettrait de diviser le temps d'accès par 4 comparé à une cellule à point de croisement traditionnel et de le ramener à 250 ns sous une tension de 1,5 V. Les deux partenaires espèrent présenter une MRam 256 Mbits en technologie Cmos 0,13 µm à la fin de ce trimestre.(1) Les deux Japonais travaillent ensemble sur ce thème depuis plus de deux ans (voir notre numéro du 20 septembre 2002).(2) Une jonction MTJ est composée de deux couches de matériaux magnétiques séparées par un film mince diélectrique. L'une des couches a une polarisation magnétique fixe alors que celle de l'autre peut varier. C'est cette variation qui est utilisée pour le stockage de données.La plus petite cellule mémoire non volatile au mondeToujours dans le domaine des mémoires non volatiles mais dans le secteur plus classique des flash cette fois, Infineon Technologies a présenté à la conférence IEDM ce qu'il considère comme la plus petite cellule jamais réalisée dans le monde. De seulement 20 nm de côté, cette cellule pourrait, pour autant que les techniques de production et notamment de lithographie suivent, ouvrir la voie à la réalisation de flash d'une capacité de 32 Gbits, soit 8 fois plus que ce qui se fait de mieux aujourd'hui. Cette cellule met en &oelig;uvre une structure de transistor 3D baptisée FinFET (voir photo). C'est cette même structure FinFET qui a été utilisée par l'Imec pour la mise au point d'une cellule mémoire Sram à six transistors en technologie Cmos 45nm ne mesurant que 0,314 µm2. De son côté, IBM a, lui, dévoilé à la conférence IEDM ce qu'il considère comme la plus petite cellule Sram à six transistors du monde : seulement 0,143 µm2 en technologie 32 nm.Signalons enfin la présentation conjointe par AMD et IBM d'une technologie silicium étiré (strained silicon) permettant d'augmenter de 24 % la rapidité des transistors à consommation égale.

Les Japonais font le forcing en MRam

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les Japonais font le forcing en MRam

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure