Couverture ElectroniqueS n°127

La jeune société française Arteris est la première au monde à proposer une solution d'implantation d'un réseau commuté sur une puce basé sur un mode de communication par paquets. Le constat est connu : l'augmentation exponentielle de la complexité des SoC (System on chip), à la fois en nombre de transistors (jusqu'à 1 milliard en 2008 selon les prédictions de la loi de Moore) et en nombre de blocs fonctionnels qui vont cohabiter, oblige à réfléchir à la manière de concevoir les systèmes de communication au sein du circuit. Notamment en y incorporant un véritable réseau de communication. De très nombreux travaux universitaires portent sur ce concept de réseau sur une puce (ou NoC, pour Network on chip) mais, jusqu'à aujourd'hui, il n'existait pas de solution opérationnelle pour ce type d'architecture.La jeune société française Arteris(*) est donc la première à proposer un concept novateur de réseau sur une puce basé sur une communication par paquets. Alors que toutes les solutions actuelles sont basées sur un concept classique de bus de données que ce soit les bus synchrones propriétaires des sociétés comme Infineon ou ST, ou bien la solution commerciale de Sonics, la technologie d'Arteris repose sur la mise en place de commutateurs (classiquement de type 8 x 8) sous forme de blocs IP, reliés entre eux et aux différents blocs fonctionnels du circuit. Localement, entre les commutateurs et les blocs IP du circuit, la communication se fait de manière synchrone avec un partage d'horloge. En revanche, entre les commutateurs, la communication se fait de manière asynchrone avec transport du signal d'horloge et resynchronisation des messages au niveau de chaque commutateur. C'est l'approche dite GALS, Globally asynchronous locally synchronous.Ainsi, la vitesse globale du réseau est décorrélée de la vitesse de chaque IP, et il n'y a plus de problèmes de synchronisation globale de la communication. Une caractéristique qui permet en termes d'implantation sur le circuit de faciliter le travail des concepteurs et surtout de le rendre plus prédictible ; les problèmes de convergence vers un respect des délais sur l'ensemble du circuit, le « timing closure », étant ici largement simplifiés. De plus, en termes de routage, cette technologie autorise une réduction d'au moins un facteur 3, selon les créateurs de la société, du nombre de liens physiques entre les blocs IP par rapport à un bus traditionnel. Par sa nature, la solution proposée par Arteris prend tous son sens et se justifie pleinement pour de gros circuits, dans les domaines des télécoms ou du traitement d'images, dotés de plus de 50 blocs IP avec 2 ou 3 contrôleurs mémoire embarqués, là où les technologies traditionnelles de bus synchrones trouvent leurs limites.Un réseau commuté avec un contrôle distribuéAvec sa technologie, Arteris permet donc de créer au sein d'un SoC une architecture commutée que l'on peut ajuster selon ses besoins : nombre de commutateurs, nombre de liens, interfaces, topologies (série, parallèle, en étoile), zones synchrones, liens asynchrones sur un circuit existant, sans remettre en cause son organisation. Ainsi, la connexion aux bus locaux existants, comme les bus Amba pour les processeurs Arm, CoreConnect pour les PowerPC ou le bus OCP sera réalisée via des interfaces (les wrappers) développées par Arteris. Ces interfaces seront « vues » ensuite par le réseau comme un bloc IP.Dans ce concept, il n'y a pas de contrôleur central et les données sont échangées entre commutateurs sous forme de paquets, un peu à la manière des réseaux de communication classiques. Ces paquets contiennent des données, des interruptions ou des vecteurs de test, et peuvent être affectés d'un niveau de priorité de traitement, selon une technologie brevetée. Ceci pour répondre aux contraintes des applications qui imposent des critères de qualité sur l'intégrité des données (c'est la notion de Quality of service). Ce modèle par paquets permet en outre d'atteindre des performances de l'ordre de 600 MHz, très supérieures aux technologies classiques à base de bus synchrone qui plafonnent à 200 MHz. D'ores et déjà, le concept a été validé sur un circuit test dans une technologie Cmos à 0,13 µm, réalisée chez le fondeur TSMC. Quant aux outils de développement, qui pourront s'insérer dans les flots de conception existants, ils seront disponibles dans le courant de l'année.(*) Si la société Arteris est jeune elle a été créée au début 2003, ses fondateurs, Alain Fanet, César Douady et Philippe Boucard ne sont pas des inconnus dans le monde de la conception. Tous les trois étaient à l'origine de la société T.Sqware, spécialisée dans la réalisation de processeurs réseaux, qui a été revendue en 2000 à la société Globespan Virata pour un montant de 230 M$. Pour assurer son développement, Arteris a levé 12 M$ auprès de plusieurs fonds d'investissement au début de l'année 2003. Elle compte aujourd'hui 24 personnes.

Les réseaux commutés débarquent sur les SoC

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les réseaux commutés débarquent sur les SoC

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure