Couverture ElectroniqueS n°127

Pour intervenir en temps réel sur la puissance d'un processeur embarqué, le plus efficace est d'agir tant au niveau matériel que logiciel. C'est l'approche du laboratoire Tima (*) de l'INPG avec le développement de deux algorithmes de gestion d'énergie, puis leur mise en &oelig;uvre sur une architecture asynchrone. Les résultats obtenus sont bien meilleurs que sur des structures synchrones. Réduire la consommation d'énergie est devenu une préoccupation fondamentale des concepteurs de systèmes embarqués. L'évolution actuelle tend à intégrer sur une puce de plus en plus de fonctionnalités, donc à doter les processeurs embarqués de plus de puissance, ce qui accroît considérablement leur consommation et diminue la durée de vie de leur batterie. Celle-ci, limitée en poids et en encombrement par le type d'applications, voit alors sa fiabilité réduite (une forte chaleur augmente le risque de panne) et son coût accru (nécessité de dispositifs de refroidissement plus complexes). Autant de problèmes qui ont motivé de nombreux travaux de recherche pour la réduction de la consommation d'énergie dans ces systèmes.Les efforts ont jusqu'à présent porté soit sur le matériel, soit sur le logiciel, mais très rarement sur les deux simultanément. Au niveau matériel, les études ont abouti à la réalisation d'architectures consommant moins ; les circuits asynchrones en sont un parfait exemple. Côté logiciel, les résultats récents proposent d'adapter dynamiquement la vitesse du processeur, via le système d'exploitation, pour réduire le coût en énergie de l'exécution des applications. Mais, jusqu'ici, ces développements ont ciblé des processeurs synchrones. Le laboratoire Tima s'est intéressé aux architectures asynchrones. Il apparaît à travers des simulations comparées sur des CPU synchrones et asynchrones que ces derniers affichent de bien meilleures aptitudes à la gestion dynamique de leur puissance.L'adaptation dynamique de la vitesse profite mieux à l'asynchroneNous considérons le cas de trois tâches sporadiques et appliquons l'algorithme défini précédemment aux quatre processeurs. La figure 4 montre le résultat de la simulation. Le temps dû à l'algorithme d'adaptation de la tension appliqué aux quatre processeurs n'est pas reporté sur cette figure, étant donné qu'on applique le même pour les quatre structures. La figure 4a présente le cas idéal. La réduction de la vitesse du processeur puis son augmentation se font instantanément. Malheureusement, dans la pratique, le temps de transition d'une vitesse à une autre n'est jamais nul. Toutefois, ce temps est très faible dans le cas du CPU asynchrone en comparaison de celui des architectures synchrones. En effet, pour ces dernières, il faut faire varier à la fois la tension d'alimentation et la fréquence de fonctionnement. Cette procédure occasionne des coûts temporels et énergétiques (stabilisation de la PLL, propagation du nouveau signal d'horloge à tous les composants du système).La variation de la vitesse des processeurs asynchrones se fait simplement via la tension d'alimentation. De plus, le traitement continue pendant l'adaptation. Le délai de transition d'une vitesse à une autre est donc mis à profit pour effectuer une partie du traitement. Ainsi, le retard que peut introduire une variation de la vitesse est nul lorsqu'il s'agit d'une diminution de celle-ci, et n'est que de quelques microsecondes (moins de 12 µs) dans le cas d'une augmentation. Ces quelques microsecondes peuvent être négligées ou prises en compte dans le calcul de la vitesse. L'équation 3 devient alors :6)Avec t? le temps de variation de la vitesse du processeur.Dans le cas des processeurs synchrones, le cas du lpArm mis à part, le traitement est arrêté pendant que le changement de vitesse s'opère. De plus, comme cette variation nécessite à la fois un changement de tension et de fréquence, le temps de transition pour tous ces processeurs (lpArm compris) est supérieur à celui d'Aspro. Le retard pris par certaines tâches est conséquent et atteint 3,74 ms pour le StrongArm. Ce retard peut être pris en compte dans le calcul de la vitesse, mais cela aura pour conséquence une augmentation de la vitesse et donc de la consommation. En outre, pour les tâches de courte durée (tâches dont l'échéance est de l'ordre du temps de transition), l'adaptation de la vitesse resterait inapplicable contrairement au cas des processeurs asynchrones.(*) Tima : Techniques de l'informatique pour la micro-électronique et l'architecture des ordinateurs.INPGMohammed Es Salhiene, Laurent Fesquet, Marc RenaudinLes processeurs synchrones aptes à changer de fréquences et de tension Le processeur StrongArm-100, conçu à l'origine pour une tension fixe de 1,3 V mais supportant le « frequency scaling », fonctionne, grâce à l'utilisation d'un régulateur de tension, entre 59 MHz sous 0,79 V et 251 MHz sous 1,65 V. Un changement de fréquence prend 140 µs. Ce délai, nécessaire pour stabiliser l'horloge interne à la nouvelle fréquence (resynchroniser la PLL), est indépendant de la valeur de la fréquence désirée. L'augmentation de la tension, quant à elle, se fait plus rapidement : 40 µs pour passer de 0,79 V à 1,65 V. Sa diminution prend 5,5 ms pour décharger les capacités du régulateur. La mise en veille (resp. le réveil) du processeur nécessite 90 µs (resp. 160 ms). Lorsqu'il est en mode sommeil, le StrongArm consomme 0,16 mW. Un autre processeur à variation de vitesse est le lpArm. Ce processeur est une version de Berkeley de l'Arm8 conçu en technologie Cmos 0,6 µm. Ses performances sont estimées à 6 Mips à 5 MHz sous 1,2 V et 85 Mips à 80 MHz sous 3,8 V. Lorsqu'il est en mode veille, le lpArm consomme 0,8 mW et prend un cycle pour se réveiller si sa fréquence de fonctionnement avant la mise en veille est de 5 MHz. Une commutation de la fréquence d'horloge de 5 MHz à 80 MHz nécessite, d'après ses auteurs, approximativement 70 µs. Enfin, le processeur Crusoe de Transmeta, par exemple le 5600, conçu en technologie 0,18 µm, peut fonctionner entre 300 MHz sous 1,2 V et 600 MHz sous 1,6 V, avec un pas de variation de 33 MHz pour la fréquence et de 25 mV pour la tension. Sa consommation est de 0,7 W à 300 MHz, 6,8 W à 600 MHz et 50 mW en mode sommeil. Un changement de fréquence de 200 MHz à 700 MHz nécessite 300 µs. La mise en veille et le réveil de ce processeur nécessitent respectivement 25 µs et 10 µs.

Gérer dynamiquement la consommation des systèmes embarqués

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Gérer dynamiquement la consommation des systèmes embarqués

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure