Couverture ElectroniqueS n°127

L'édition 2016 de la conférence qui se déroule sous le soleil californien a permis de mettre en valeur plusieurs capteurs d'images hors du commun bénéficiant de technologies innovantes ; ils repoussent les limites de définition, de dynamique et de sensibilité. < Même s'il existe des conférences dédiées uniquement aux imageurs, la plus généraliste ISSCC voit chaque année son programme s'étoffer en la matière. L es volumes de vente générés par les smart-phones bien sûr, mais aussi par les applications de surveillance ou encore par l'automobile, continuent d'alimenter la recherche relative à l'amélioration des performances des capteurs d'images. Ces derniers sont d'ailleurs de plus en plus à faire l'objet de présentations lors de la conférence ISSCC, référence mondiale en matière de R&D en circuits intégrés. Récemment tombé dans l'escarcelle de l'autrichien ams, le belge Cmosis a ainsi présenté cette année à San Francisco un imageur Cmos développé pour le compte de Leica Geosystems et embarquant pas moins de 391 millions de pixels. Optimisé pour la cartographie aérienne, ce capteur géant (105 x 65 mm²) permet, grâce à sa définition très élevée, soit de scanner une plus grande surface terrestre à une altitude supérieure, soit de gagner en résolution à une altitude donnée. Le circuit a été construit par STMicroelectronics en Cmos 90 nm pour le front-end et 65 nm pour le back-end . Plusieurs compromis ont permis de concilier la présence de ces 26 456 x 15 072 photosites de 3,9µm de côté et leur exploitation avec une rapidité et une consommation raisonnables. Par exemple, les convertisseurs analogique-numérique 14 bits cadencés à 150 MHz reposent sur un échantillonnage à deux comptages effectués à des fronts d'horloge opposés, ce qui double le temps nécessaire pour une conversion, mais permet d'étaler les besoins en courant et donc d'éviter les chutes de tension intempestives durant la lecture des données. La partie sensible ne mesure pas moins de 117,45mm de dia-gonale : ses dimensions excédant ce qu'il est possible de graver actuellement en une passe avec les outils de lithographie existants, elle est constituée de 6 x 3 blocs de 4 352 x 5 000 pixels accolés ( stitching ). Cette partie sensible est entourée des amplificateurs à gain programmables et échantillonneurs-bloqueurs, des convertisseurs A/N, des cellules de mémoire Sram et des interfaces de sortie LVDS. In fine, Cmosis combine une fréquence d'acquisition de 1 image/seconde à pleine résolution, avec une dynamique supérieure à 78 dB (contre 67dB pour un CCD équivalent, un progrès obtenu principalement grâce à la réduction par quatre du bruit de lecture permise par l'architecture Cmos à 3,7 e unitaire et de 71 dB avec un gain de x4. La consommation s'élève à 1 750 mW pendant la capture, dont 30% sont utilisés au sein du bloc de traitement numérique. Jusqu'à 24 images par seconde en définition 8K Canon, qui conçoit et fabrique encore une partie des imageurs utilisés dans ses propres appareils, est revenu lors d'ISSCC 2016 sur l'imageur Cmos à 250 millions de pixels qu'il avait récemment présenté. Comme Cmosis, le japonais reconnaît que la principale difficulté rencontrée lors de la conception de ce type de capteurs d'images géants réside dans l'utilisation des signaux : exploiter autant de pixels ralentit sérieusement la cadence des prises de vue et risque de faire grimper la consommation du capteur. Pour résoudre ces problèmes, Canon a opté ici pour une double conversion analogique-numérique àsimple rampe, mais avec des amplificateurs à double gain, dite SSDG ( single-slope, dual-gain ). Concrètement, chaque photosite est d'abord échantillonné avec un gain de x4. Dans le cas d'un pixel exposé àune forte luminosité, uncircuit de limitation empêche la saturation de l'amplificateur et le gain est ramené àx1pour le second échantil-lonnage;dans le cas d'un pixel «sombre », le gain est maintenu à x4 pour la seconde conversion analogique-numérique. Cette méthode permet de gagner 6dBdesensibilité: le bruit d'obscurité est ramené de 7,1 à3,5eet la dynamique passe de 60,5 à66,7dB par rapport àune conversion analogique-numérique àgain fixe Elle impose toutefois d'effectuer une compensation des erreurs (décalage, variation) résultant de l'emploi de deux gains différents : cette compensation permet ici de rabaisser ces erreurs de 135 LSB à 5LSB seulement. Canon aen outre été en mesure d'utiliser une rampe de conversion quatre fois plus raide qu'à l'accoutumée, accélérant d'autant l'échantillonnage des signaux. Son imageur parvient àdéli-vrer 5images par seconde à pleine définition, 24images/ seconde en 8K et 48 images/ seconde en 4K. Un film organique pour remplacer les photodiodes en silicium Imageurs encore avec Panasonic qui présentait àISSCC un capteur original visant àobte-nir une dynamique élevée sans avoir àrecourir aux techniques classiques, souvent à base de multiples expositions efficaces, mais sources de distorsions temporelles. Le japonais utilise pour cela une surface sensible constituée d'un film photoconducteur organique, fourni par Fujifilm. Ce film permet non seulement de profiter de ses capacités d'absorption lumineuse dix fois supérieures àcelles d'une surface photosensible en silicium classique, mais aussi de distinguer la surface photosensible de l'électronique chargée de stocker les électrons créés par effet photosensible. A contrario, dans un imageur silicium classique, la conversion photoélectrique et le stockage des charges sont tous deux exécutés par la photodiode, ce qui signifie que la sensibilité et la capacité maximale de stockage sont limitées par sa taille et son rendement quantique. En outre, Panasonic a choisi de lier deux cellules de conversion photoélectrique à chaque pixel. L'une est optimisée pour présenter une grande sensibilité, mais une capacité limitée; elle comprend quatre transistors, deux petits condensateurs d'annulation de bruit et une électrode ultrasensible. L'autre, à l'inverse, s'avèrera surtout utile dans les contextes de grande luminosité (jusqu'à 600 ke - ,alors que les imageurs silicium dépassent rarement les 100keàtaille de pixel équivalente) et est constituée de trois transistors, un condensateur à large capacité et une électrode à faible sensibilité. La capacité et la sensibilité varient dans un rapport 1: 10 entre ces deux cellules, d'où une dynamique 100 fois supérieure par rapport à un pixel usuel ne comptant qu'une cellule de stockage/conversion. On le voit, comme chez Canon, il s'agit ici d'effectuer deux mesures en une afin d'étendre la dynamique en captant à la fois les fortes et les faibles luminosités, au cours d'une seule exposition - Panasonic parle de « pixels à double sensibilité ». L'idée n'est pas neuve, puisqu'on la retrouvait déjà, sous une autre forme, au cœur des imageurs SuperCCD SR de Fujifilm il y a de cela plus de dix ans. Du côté des inconvénients, l'utilisation d'un film organique implique de stocker la charge dans une capacitance distincte et non plus dans la photodiode, ce qui empêche d'employer la méthode du double échantillonnage à corrélation pour éliminer le bruit de réinitialisation du pixel, c'est-à-dire le résidu de charge indésirable entre deux prises de vue. Panasonic a donc recours à une technique d'annulation de bruit à capacités couplées qui, au prix d'un transistor et d'un condensateur supplémentaires, règle le problème au sein des cellules à forte sensibilité en faisant passer la charge résiduelle de 25eà1,6een 5µs. La dynamique atteinte ici est de 123,8dB en capture simulta-née, et promet même de monter jusqu'à 180dB avec de multiples expositions si besoin est. Le prototype développé par Panasonic en Cmos 65 nm compte 970x550 pixels de 6µm de côté, mais le fabricant précise que la surface des pixels peut être divisée par quatre en utilisant un condensateur MIM développé pour l'occasion au lieu des condensateurs Dmos classiques, tout en maintenant une fréquence de capture de 60 images par seconde. Sensibilité en hausse pour les imageurs Cmos Cet imageur de 391 millions de pixels est destiné à la cartographie aérienne. Décidément obsédé par les questions de dynamique, Panasonic a présenté lors d'ISSCC une autre technique matérialisée au sein d'un imageur de 1280x720 pixels mesurant chacun 3,8µm de côté. Fabriqué en Cmos 110 nm, ce capteur à architecture BSI (illumination par l'arrière) atteint une dynamique de 100dB entre 10 -4 lux et 10 lux grâce à des photosites capables de fonctionner en mode normal ou en mode haute sensibilité . Ici l'astuce ne se situe pas au niveau de la conversion des signaux, mais directement au niveau de la capture des photons. Chaque photodiode est constituée d'une structure innovante, pouvant agir soit comme un pixel classique qui accumule les électrons créés par effet photoélectrique, soit comme une cellule à multiplication de charge susceptible de détecter les photons un par un en appliquant un gain de conversion photoélectrique de l'ordre de 10 5 par effet avalanche. Le passage d'un mode à l'autre s'effectue simplement en modifiant la polarisation de la couche dopée p+ qui surplombe le pixel afin de dépasser le seuil du champ électrique interne qui déclenchera l'effet avalanche. En combinant les 60 dB de dynamique du mode normal et les 40 dB ajoutés par le mode haute sensibilité , on obtient bien une pleine échelle de mesure de 100dB, habituellement accessible seulement par des imageurs infrarouges aux niveaux de faible luminosité concernés ici. Concrètement, l'imageur présenté par Panasonic comprend les photodiodes et l'échantillonneur à double corrélation, tandis qu'un circuit de contrôle externe commande notamment la tension appliquée à la couche p + .Enmode normal , le capteur délivre une sortie analogique proportionnelle à la lumière incidente, en mode haute sensibilité , la sortie devient binaire et témoigne de chaque photon détecté. LES IMAGEURS EMPILÉS ÉGALEMENT TRÈS PRÉSENTS À ISSCC > Inaugurés à grande échelle par Sony, les imageurs empilés (3D-stacked), formés d'une puce dévolue uniquement à la capture de l'image et surplombant une seconde puce destinée au traitement des signaux, offrent plusieurs avantages expliquant leur popularité croissante. En particulier, ils permettent de limiter l'encombrement du capteur, et d'utiliser des technologies de production distinctes pour ces deux puces dont les exigences techniques s'avèrent souvent différentes. Plusieurs papiers proposaient d'en repousser les limites à ISSCC. Toshiba, qui vient d'annoncer la vente de ses imageurs à Sony, a présenté un imageur empilé de 3312x2524 pixels présentant un bruit aléatoire réduit grâce à l'utilisation d'un amplificateur à gain programmable (x2 à x32) au sein de l'étage de conversion A/N 11 bits. Les deux puces sont reliées non pas au moyen de liaisons traversantes (TSV) sophistiquées mais encombrantes, mais par des liaisons cuivre-cuivre plus classiques. > De son côté, TSMC a présenté un imageur empilé de 33 millions de pixels –en fait un assemblage (stitching) de 4 imageurs de 8MPixels– qui repose également sur des liaisons métalliques traditionnelles et non sur des TSV qui, par nature, occuperaient un espace non négligeable de la surface du capteur. Ici, pas moins de 82,5% de la surface du composant est dévolue à la capture de l'image. Enfin, les laboratoires de la NHK ont développé avec TSMC un imageur empilé de 33 millions de pixels capable de capturer 240 images par seconde. Pour atteindre cette vitesse tout en maintenant une surface, une consommation et une fréquence d'horloge raisonnables, NHK a utilisé des convertisseurs analogiquenumérique à trois étages: deux convertisseurs cycliques s'occupent respectivement des trois bits supérieurs et des six bits intermédiaires, tandis qu'un convertisseur à approximations successives est chargé des trois derniers bits. La consommation ne dépasse pas 3W à pleine résolution et pleine cadence.

Les imageurs de demain en vedette à ISSCC

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Les imageurs de demain en vedette à ISSCC

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure