Couverture ElectroniqueS n°127

Face aux nouvelles exigences de l'Industrie 4.0, les contrôleurs logiques programmables doivent gagner à la fois en souplesse et en puissance. Les circuits mêlant une matrice FPGA et un cœur de processeur ARM constituent pour ces systèmes un bon compromis. L es contrôleurs logiques programmables (Programmable Logic Controllers, PLC) font partie intégrante du contrôle de l'automatisation et des processus industriels dans les usines. Les PLC contrôlent une variété de capteurs analogiques et numériques et d'actionneurs, et communiquent via des interfaces simples ou complexes suivant différents protocoles. En plus des fonctionnalités de contrôle, les PLC assurent le traitement du signal et la conversion de données. Ces PLC doivent aujourd'hui s'adapter à de nouveaux défis. Par exemple, l'Internet Industriel des Objets (Industrial Internet of Things, IIoT) attend des futures architectures de PLC l'avènement de solutions évolutives qui soient sécurisées, à haute performance, à faible consommation d'énergie, à faible encombrement, qui soient prêtes pour l'Industrie 4.0, et qui comprennent l'intégration decommu-nications sécurisées aux systèmes IT des entreprises afin d'encourager la fabrication basée IT. L'évolution des PLC Depuis leur introduction, les PLC ont évolué en passant du statut de simples contrôleurs d'entrées-sorties pour devenir des systèmes à base de processeurs qui exécutent des algorithmes de contrôle complexes. et exemplaire appartient à Les PLC ont subi d'importants changements dans leur facteur de forme : des PC industriels et des contrôleurs d'automatisation programmables (Programmable Automation Controllers, PAC) ayant un format de type PC, jusqu'aux boîtiers compacts et aux mini-PLC. L'ampleur des fonctionnalités des PLC a également évolué. En plus des fonctions de contrôle spécifiques, les PLC ont intégré des fonctionnalités comme des interfaces homme-machine (IHM) et du contrôle de mouvement, de l'Ethernet industriel en temps réel, et des passerelles pour la communication de données. NILADRI ROY (INTEL) Niladri Roy a successivement travaillé pour Xilinx, Lattice Semiconductor et Globalfoundries où il a occupé différents postes de directeur marketing, notamment dans le secteur industriel. Il a rejoint Altera en mars 2014, avant le rachat du fabricant de FPGA par Intel à la fin de l'année 2015. ilancry@newsco.fr. Toute reproduction est interdite. L'importance croissante des tâches de commande de mouvement plaide pour l'utilisation d'une architecture parallèle étroitement liée à celle du processeur de contrôle. Source : Bosch, Rexroth Group La demande pour des fonctionnalités supplémentaires, pour plus de précision et de connectivité au sein des usines a été le moteur de cette intégration croissante. Cette évolution a été soutenue par les réductions de coût des composants PLC et par la disponibilité de moteurs de traitement aux performances plus élevées. De manière générale, l'évolution des PLC a suivi la courbe de la demande imposée à l'automatisation industrielle pour plus de fonctionnalités, plus de performances et une consommation réduite. De ce fait, les exigences de l'Industrie 4.0 et de l'IIoT vont dans une large mesure influer sur les futures architectures de PLC. Le rôle historique du PLC-contrôleur de mouvement dans les architectures PLC Pour réaliser l'impact des contraintes du marché sur l'architecture des PLC, il est utile d'examiner comment les PLC de contrôle de mouvement ont motivé les exigences pour plus de performances, et, par conséquent, leur architecture. Au cours des dix ou quinze dernières années, une 74 révolution a discrètement eu lieu dans l'automatisation de l'usine : le nombre d'axes de moteur contrôlés par machine a augmenté de manière significative. La figure 1 illustre cette augmentation et la relation avec la charge CPU. Avec le contrôle centralisé, dans lequel le contrôleur principal gère toutes les boucles de rétroaction, tous les axes de moteur (et autres E/S spécifiques) se partagent la puissance de traitement. Cette architecture limite les performances et la flexibilité. L'augmentation du nombre d'axes de moteur a nécessité des cycles de mise à jour plus rapides, ce qui a conduit au déploiement de processeurs plus rapides, plus chers, et plus consommateurs d'énergie. En déplaçant la fonctionnalité du contrôle de mouvement au niveau de chacun des axes moteurs, allégeant ainsi la charge du contrôleur principal, il a été possible d'atténuer un peu les effets négatifs. Toutefois, ce modèle a souffert du coût élevé des multiples processeurs et se traduit par un système globalement lourd en termes d'encombrement et de consommation d'énergie. Les coûts énergétiques devenant une préoccupation significative et l'espace dans l'usine coûtant de plus en plus cher, les fabricants ont abandonné les grosses architectures multiprocesseurs pour retourner à un contrôle centralisé. Si ce retour a évidemment résolu les contraintes d'espace et les coûts associés, il a néan-moins imposé la mise en œuvre de nouvelles approches technologiques pour faire face aux goulots d'étranglement dans les performances des processeurs individuels qui avait conduit en premier lieu à une architecture distribuée des PLC. Le processeur effectue les fonctionnalités standards de contrôle (comprenant principalement le contrôle de passerelle et des E/S individuelles, mais aussi l'interface homme-machine), tandis que le FPGA prend en charge le contrôle de mouvement. Source : base de données d'Altera Une architecture hybride: des processeurs et des FPGA Les fabricants ont tenté de résoudre les problèmes de performances avec une nou-velle approche: combiner des processeurs avec des FPGA. Le processeur effectue les fonctionnalités standards de contrôle (comprenant principalement le contrôle de passerelle et des E/S individuelles, mais aussi des fonctionnalités d'interface homme-machine), tandis que le FPGA prend en charge tout le reste, particulièrement le contrôle de mouvement. Le tableau 1 présente des réalisations concrètes. L'architecture hybride avec processeurs et FPGA a résolu le problème de performance. Cependant, elle souffre encore de la consommation accrue d'énergie induite par des processeurs plus rapides. En outre, elle vient avec un coût élevé pour des processeurs à haute performance et le coût supplémentaire des FPGA. La durée de vie de cinq ans typique des processeurs est également un fort handicap pour le cycle de vie du produit. Un équipement industriel typique a des cycles de vie (sept à dix ans) qui sont incompatibles avec les cinq ans garantis des processeurs. Cet état de fait a conduit à des problèmes d'obsolescence qui ont retardé le développement de nouveaux algorithmes. Les équipes d'ingénierie ont dû batailler ferme pour redé-finir l'équipement existant lorsqu'un processeur était en fin de vie. L'approche hybride limite également la protection des investissements logiciels des fabricants. Il n'y a aucune garantie que le processeur de remplacement viendra du même fournisseur. Par conséquent, l'évolutivité dans la feuille de route est devenue un problème important. Environ 80% des fabricants ont rencontré des retards de développement et seulement 30% environ des projets ont atteint les volumes initialement prévus en raison d'une tardive mise sur le marché. Les principaux fabricants de PLC sont confrontés aux problèmes suivants: - Les cycles de conception sont devenus plus longs - Le temps de mise sur le marché devient plus critique - La concurrence a augmenté; les concurrents s'adaptent rapidement aux exigences du marché - Pour les PLC de sécurité, la certification de sécurité fonctionnelle est difficile à obtenir et prend beaucoup de temps - L'équipement doit prendre en charge les communications sécurisées au domaine de l'entreprise avec une information déterministe sur les E/S - Pressions accrues sur les coûts - Demande de solutions évolutives de haute performance avec une consommation réduite - La convergence des approches de développement des équipes logicielles et matérielles reste un défi - Impacts sur la productivité - Impacts sur les objectifs sur les temps de mise sur le marché. Ces questions correspondent à celles exemplaire appartient à ilancry@newsco observées dans l'approche hybride: - Le développement de logiciels continue de différencier les produits. Cependant, de nouveaux algorithmes prennent beaucoup de temps à être implémentés - Une performance supérieure ou plusieurs cœurs de processeur sont nécessaires, ce qui se traduit par une augmentation du coût en composants et une consommation d'énergie accrue - Dans un modèle hybride, l'accélération FPGA est difficile en raison de problèmes d'intégration fonctionnelle processeur-FPGA - Une implémentation spécifique ne mène pas forcément à des solutions à plus long terme et à forte valeur ajoutée, obligeant à reprendre la conception avec un processeur différent - L'obsolescence ajoute des itérations et des interruptions inévitables - Au final, impacts sur la rentabilité ur 402 conceptions au total, 154 étaient de nouvelles conceptions SoC ou des conceptions converties 'architecturehybride vers des SoC. Source : analyse de marché d'Altera L'Industrie 4.0 et son impact sur l'architecture des PLC L'environnement actuel de l'automatisation pour l'Industrie 4.0 exige des PLC à hautes performances permettant une connectivité d'entreprise sécurisée et des interfaces homme-machine (IHM). Aujourd'hui, de multiples initiatives internationales pour l'Industrie 4.0 comptent sur des systèmes cyber-physiques pour répondre concrètement aux besoins d'une fabrication intelligente, tirant parti des systèmes connectés pour le Machine-to-Machine (M2M) et l'interaction au sein de l'entreprise. La réalisation des PLC adéquats pour l'Industrie 4.0 se heurte à de nouveaux défis, nécessitant une reprise complète de la conception des PLC. Les principaux défis actuels auxquels sont confrontés les concepteurs de PLC sont: .fr. Toute reproduction est interdite. - Contrôle à hautes performances — Les environnements de fabrication intelligents à hautes performances requièrent que les PLC traitent les instructions et les interruptions de service, et qu'ils supportent des IHM intégrées à des vitesses plus rapides que jamais. Ce besoin a conduit à l'utilisation de processeurs plus puissants avec une valeur plus élevée de Mips et de multiples cœurs, entraînant des coûts élevés et des pénalités de consommation. - Connectivité — Une connectivité M2M déterministe entre des machines disparates demande le support de plusieurs protocoles Ethernet Industriel (y compris des standards déterministes émergents basés sur Ethernet tels qu'IEEE 802.1 TSN) au sein d'un système PLC unique. La connectivité d'entreprise exige des infrastructures d'interopérabilité des applications telles que OPC-UA. - Communications sécurisées — Les PLC connectés à l'extérieur du réseau de l'usine et vers l'entreprise sont vulnérables aux cyberattaques, faisant de la sécurité une préoccupation majeure. - Interopérabilité entre plateformes — Choisir le mauvais processeur ou ASSP peut être une erreur coûteuse. L'interopérabilité fonctionnelle entre divers systèmes nécessite des systèmes d'exploitation normalisés fonctionnant sur des cœurs de processeur non-propriétaires. - À l'épreuve du futur — Dans des contextes où la connectivité et l'interopérabilité sont en constante évolution, les exigences du marché changent fréquemment, conduisant à des modifications logicielles et matérielles. De plus, les défis pré-Industrie 4.0 demeurent, comprenant l'évolutivité, la sécurité fonctionnelle, une faible consommation d'énergie, un faible encombrement, et la protection des investissements logiciels. Les SoC FPGA, une approche plus intelligente Les FPGA System-on-Chip (SoC), qui combinent un processeur et une matrice FPGA sur une seule puce, s'avèrent une alternative unique pour surmonter les défis de conception des PLC d'aujourd'hui: - Contrôle à hautes performances — Des SoC FPGA peuvent alléger la tâche du processeur du PLC en implémentant des algorithmes de haute performance et des IHM au sein de la matrice FPGA. Contrairement aux processeurs séquentiels, les FPGA sont à architecture massivement parallèle et peuvent accélérer considérablement l'exécution d'un algorithme. Avec des blocs de traitement de signal numérique (DSP) embarqués et de la mémoire sur la 76 puce, les FPGA assurent une accélération matérielle pour un coût inférieur et une consommation réduite par rapport à des processeurs classiques. - Connectivité — Les FPGA peuvent implémenter simultanément de multiples protocoles Ethernet Industriel sur un seul composant avec l'instanciation de cœurs de propriété intellectuelle (IP) prêts à l'emploi. Les concepteurs activent les protocoles en téléchargeant les piles de protocoles adéquates, qui s'exécutent dans le Hard Processor System (HPS) intégré au SoC FPGA. Le HPS peut également exécuter un serveur OPC, permettant la communication d'entreprise via OPC-UA. Les concepteurs peuvent intégrer des standards émergents, tels qu'IEEE 802.1 TSN, en reprogrammant la matrice du FPGA. Cette matrice du FPGA à haute performance satisfait facilement les exigences strictes de synchronisation d'IEEE 802.1 TSN. - Communications sécurisées — Le cryptage Open SSL, implémenté dans la matrice du FPGA, fournit jusqu'à un facteur 4 d'accélération par rapport aux implémentations à base de processeurs. Ce cryptage permet des canaux de communication d'entreprise plus rapides et plus sûrs. - Interopérabilité multi-plateformes — Avec un processeur intégré, les SoC FPGA offrent une feuille de route évolutive s'appuyant sur un processeur standard de l'industrie. - À l'épreuve du futur — Les concepteurs peuvent reprogrammer la matrice du FPGA pour effectuer des changements hardware, évitant des remaniements majeurs de l'ensemble du système. Les tendances de l'adoption internationale des SoC dans l'architecture des PLC Les tendances de l'adoption internationale des SoC dans l'architecture des PLC Le tableau 2 résume les fabricants de PLC utilisant des SoC dans l'architecture des PLC en 2013. Sur 402 conceptions au total, 154 étaient de nouvelles conceptions SoC ou des conceptions converties d'architectures hybrides vers des SoC. Ce nombre est à peu près le nombre total de conceptions de PLC qui ont été ré-architecturés en 2013, et représente 38,3 % de tous les nouveaux modèles qui ont utilisé un FPGA. Les données de 2014 et 2015 suivent la même tendance avec une augmentation du pourcentage des adoptions SoC dans les conceptions nouvelles ou ré-architecturées. Les fabricants qui utilisent des SoC dans leurs architectures de PLC en retirent les avantages suivants: -Haute performance Cet exemplaire appartient à ilancry@news - 4600 DMips pour moins de 1,8W - Jusqu'à 1 600 GMac et 300 GFlops sur la base d'une interconnexion de débit > 125 Gbits/s entre le processeur et le FPGA et des accélérateurs matériels à cohérence de cache - Plus faible consommation d'énergie — jusqu'à 30% en moins d'énergie consommée par rapport à une solution à deux puces séparées - Réduction de coûts de nomenclature (BOM) et de l'encombrement sur la carte PCB – jusqu'à 55 % de réduction du facteur de forme - Évolutivité et protection de l'investissement — La feuille de route du processeur SoC évolue avec les besoins des applications et protège les investissements de développement logiciel - Flexibilité — Les SoC FPGA peuvent accueillir des modifications logicielles et matérielles - Amélioration des temps de mise sur le marché Dans des situations hautement concurrentielles, les fabricants qui ont opté pour une architecture flexible basée sur SoC peuvent surenchérir sur ceux qui ne l'ont pas fait. De plus, une architecture à SoC offre des avantages en prix absolu, coût total de possession, évolutivité et protection de l'investissement des clients. Des SoC efficaces en coût et en puissance peuvent être adaptés rapidement en fonction de l'évolution croissante des besoins des clients, intéressés par l'Industrie 4.0 et l'IIoT. Altera propose par exemple des composants, des outils, de la méthodologie, des cartes et des modèles de référence qualifiés pour la sécurité fonctionnelle IEC61508 SIL3. Altera a fait équipe avec 3S Smart Software Solutions (développeurs de CODESYS), EXOR international (un leader dans le développement d'IHM), et Barco Silex (un leader de la sécurité et du cryptage sur IP) pour créer une conception monopuce de PLC utilisant le SoC Cyclone V à cœur ARM. Cette conception implémente du contrôle, EtherCAT, IHM et de la communication d'entreprise sécurisée via OPC-UA dans un microsystème sur module dont la taille est plus petite que la moitié d'une carte de crédit. En novembre 2015, Altera a également présenté une conception d'usine intelligente compre-nant trois de ces PLC connectés sur une base IEEE 802.1 TSN et travaillant avec un déterminisme complet, mettant en œuvre une IP 802.1 TSN de TTTech, un pionnier pour assurer des réseaux fiables. En outre, le cycle de vie typique de 15 ans des SoC tels que ceux d'Altera, qui est beaucoup plus long que celui des proces-seurs discrets, combiné avec des plateformes de traitement évolutives, offre une co.fr. Toute reproduction est interdite. protection contre l'obsolescence et pré-serve les investissements logiciels. ¦

Adapter les contrôleurs logiques programmables aux besoins de l’Industrie 4.0

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Adapter les contrôleurs logiques programmables aux besoins de l’Industrie 4.0

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure