Couverture ElectroniqueS n°127

L'américain lance des versions à deux cœurs de ses contrôleurs économiques dsPIC : un maître pour la supervision et les communications, un esclave pour les tâches en temps réel. Ces microcontrôleurs/DSP à deux cœurs permettent une meilleure répartition des tâches matérielles et logicielles. L e multicœur n'est pas la chasse gardée des proces-seurs embarqués relativement complexes et coûteux. Même des microcontrôleurs 16 bits vendus moins de 2 $ pièce en volume peuvent être munis de deux cœurs distincts, comme en témoignent les nouveaux dsPIC33CH de Micro-chip. Rappelons que la famille dsPIC de l'américain utilise un cœur dit DSC qui cumule les caractéristiques des proces-seurs de signal numérique (DSP) – à savoir un moteur de type multiplication-accumulation (MAC) sur un cycle avec multiplication sur 32 bits, accumulation sur 40 bits et division en six cycles d'horloge – et les attributs d'un microcontrôleur classique à architecture Harvard (gestion d'interruptions et de communications, périphériques sophistiqués, programmation en C), un peu à la manière de ce que ARM a mis en place avec ses Cortex-M4F par exemple. Jusqu'à présent, ces dsPIC avaient été déclinés en différents modèles selon leur fréquence de fonctionne-ment, la mémoire embarquée et les interfaces présentes, mais toujours en version mono-cœur. Les dsPIC33CH, eux, comportent deux cœurs indépendants conçus pour fonctionner en mode maître/esclave (ou, pour reprendre une autre terminologie d'ARM, big. LITTLE). Intégration software simplifiée Le cœur DSC dit maître déve-loppe jusqu'à 90 Mips et communique avec 64 ou 128 Ko de mémoire flash à correction d'erreur ECC et 16 Ko de Ram données. Il est dévolu à la gestion de l'interface utilisateur, à la surveillance du système et aux fonctions de communication. Ces dernières s'appuient notamment sur des ports I²C, SPI, UART, SENT et CAN-FD. L'autre cœur, l'esclave, se voit chargé des tâches en temps réel. Fournissant jusqu'à 100 Mips, il privilégie la mémoire rapide (24 Ko de Ram instructions et 4 Ko de Ram données) et dispose de trois convertisseurs analogique-numérique à 18 canaux (3,5 Méch./s 12 bits) et de huit canaux de modulation PWM (250 ps de résolution). Les cœurs DSC ici présents ont en outre bénéficié de plusieurs améliorations : ils sont plus rapides, s'appuient sur des instructions DSP supplémentaires et comportent davantage de registres pour répondre plus rapidement aux interruptions. Outre une meilleure répartition des tâches au niveau matériel (et donc une montée en puissance de calcul) et la possibilité de programmer les cœurs pour qu'ils se surveillent l'un l'autre dans les applications sensibles, cette architecture à deux cœurs répond à des défis logiciels. « L'un des principaux problèmes de nos clients consiste à agglomérer des portions de software développées par des équipes différentes selon qu'il s'agisse de calculs en temps réel très spécifiques ou du reste de l'application », explique Joe Thomsen, vice-président de Microchip chargé des microcontrôleurs 16 bits. Les dsPIC33CH sont encapsulés dans différentes options de boîtiers, dont le plus compact mesure 5 x 5 mm. Leur prix en volume démarre à moins de 2 $ pièce. Parmi les applications visées figurent la commande de moteurs et la gestion numérique d'alimentation. Les dsPIC33CH sont pris en charge par l'environnement de développement MPLAB de Micro-chip et accompagnés de plusieurs cartes d'évaluation et de développement. SEMI-CONDUCTEURS LES CIRCUITS DE STOCKAGE NVME VISENT LES CENTRES DE DONNÉES P our des raisons évidentes, les centres de données sont particulièrement sensibles aux temps d'accès aux données qui y sont stockées. D'où leur appétit pour les disques durs de type SSD, c'est-à-dire recourant à des puces mémoires flash, notamment dans le format NVM Express (ou NVMe). D'abord rattaché exclusivement au bus PCIe et donc confiné à l'intérieur des châssis d'ordinateurs et de serveurs, le format NVMe tend d'ailleurs à s'en affranchir grâce à l'extension dite NVMe over fabrics, qui étend ce protocole aux réseaux Ethernet, Fibre Channel ou InfiniBand et permet donc d'ajouter des supports de stockage rapides en différents points du réseau et en quantité quasi-illimitée. Bien présent sur un marché des puces NVMe qui comprend également Microsemi, Mellanox ou encore Silicon Motion, Marvell présente ainsi un jeu de circuits de commande optimisés pour les applications de stockage NVMe dans les centres de données. Le 88NR2241 est un circuit de commutation permettant d'agréger les ressources de plusieurs contrôleurs de disques durs SSD NVMe et d'accélérateurs annexes. Gérant jusqu'à 6,4 Go/s de flux de données et 1,6 million d'entrées/ sorties aléatoires par seconde (Miops), il se distingue par ses fonctions de qualité de service assurant des performances de stockage déterministes. Marvell lance également les 88SS1098 et 88SS1088, des contrôleurs SSD NVMe Gen3 x4 à interface PCIe supportant un fonctionnement à un ou deux ports, le standard NVMe 1.3 et les architectures à canal ouvert. Ces deux circuits bénéficient de la technologie de correction d'erreurs NANDEdge du fabricant, compatible avec les mémoires Nand TLC et QLC à empilement. Ils peuvent appréhender jusqu'à 3,6 Go/s de flux et 0,8 Miops. F.R.

Microchip double les cœurs de ses hybrides microcontrôleurs/DSP

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure

Microchip double les cœurs de ses hybrides microcontrôleurs/DSP

Dans la même rubrique

Couverture ElectroniqueS n°127

IBM grave les premières puces en 2 nm en abandonnant les FinFET

Zeta, le protocole LPWAN made in China, arrive en Europe

Harting invente le connecteur électronique sur mesure